简介本资源是一份面向微波射频方向高年级本科生及研究生的毕业设计级ADS工程实践包聚焦连续相位负载调制CPLM技术在单输入宽带混合Doherty功率放大器中的创新应用复现2023年5月IEEE MTT期刊论文核心成果。工程基于Cree CGH40010F GaN HEMT器件在2.4–3.2 GHz宽带范围内实现43–44 dBm饱和输出功率、63.3%–68%饱和效率回退6 dB与8 dB时效率分别达52.5%–56.7%和45.4%–49%显著提升传统Doherty的回退效率表现。压缩包含2000个文件总计318.17MB以ADS仿真专用格式为主515个.atf电路模板、291个.htm仿真报告、174个.tag参数扫描标记、155个.oa优化配置及大量.s2p/.s4p等S参数模型文件辅以Python脚本.py、变量定义.txt、版图配置.ltd/.msh等结构完整、模块可追溯。目前已有643人学习下载提供从原理建模、参数优化、谐波平衡仿真到版图性能验证的全流程ADS工程文件含关键器件库Cree_Wlfspd_ADS_v17p0、编码脚本ael及workspace环境配置开箱即用适合射频PA设计进阶学习与课题复现。 “连续相位负载调制”这个方向我这两年一直在做相关研究也陆续有朋友问我单输入的混合Doherty到底和经典结构差在哪为什么非要提“连续相位”以及ADS里到底怎么把一个听起来很玄的拓扑落地成可仿真的工程。借着这次整理项目的机会我把整个设计思路、链路搭建步骤和踩坑记录一起写出来希望能帮到做射频功放的同行尤其是刚接触Doherty和负载调制技术的同学。这个项目的核心任务是在ADS环境中设计一款基于连续相位负载调制Continuous Phase Load Modulation, CPLM的单输入宽带混合Doherty功率放大器目标是覆盖3.3~3.7GHz这段典型5G中频段中心频点3.5GHz单输入驱动饱和输出功率不低于49dBm6dB回退点PAE尽量做到40%以上。听起来和常规Doherty设计差不多但实际上CPLM的引入改变了整个输出合成网路的设计逻辑不再是“选一个中心频点把λ/4线做对”这么简单。下文会从拓扑原理、器件选型、ADS工程搭建、仿真调试到问题排查把我实际走通的一条路线完整呈现出来。1. 整体设计思路与连续相位负载调制原理1.1 从经典Doherty到宽带瓶颈经典的Doherty功率放大器利用有源负载调制原理让载波功放Carrier PA在低功率区间保持高效率峰值功放Peaking PA在功率上涨后介入将载波功放看到的负载阻抗拉低从而延长高效率区间。这个思路在窄带场景下非常成熟但一谈宽带就尴尬因为输出端的λ/4阻抗变换线只在单一频点上满足相位和阻抗条件频率一偏移载波功放看到的调制阻抗就会偏离设计值回退效率立刻塌下去。我最初做3.5GHz单频Doherty时用经典的λ/4线加偏移线结构仿真效率还不错但扩展到3.3~3.7GHz这400MHz带宽后回退效率在频带边缘掉了10个点不止。问题本质在于经典Doherty输出合成网络有两个固定特性——相位关系固定和阻抗变换斜率固定。频率变化时两个管子合成点的相位差和阻抗牵引关系同时失真效率自然守不住。1.2 连续相位负载调制的核心思路连续相位负载调制CPLM这个名字听起来高深本质是不再把峰值功放的相位关系锁死在单一频点而是让输出合成网络在目标频带内呈现“可控的相位-频率斜率和阻抗-频率斜率”使得两路功率合成时载波功放看到的调制阻抗轨迹在史密斯圆图上沿一条连续曲线移动而非只在某一个频点落在理想点。换句话说传统Doherty的负载调制是“单点最优”CPLM的负载调制是“连续区间内近似最优”。代价是峰值功放和载波功放之间的相位差会随频率变化所以输入端必须配合设计相位补偿网络保证两路信号到达合成点时仍然满足同相叠加条件。这也是为什么CPLM做起来比普通Doherty麻烦但确实能为宽带效率带来明显收益。1.3 单输入与双输入方案的取舍双输入Doherty每条链路独立驱动相位和幅度可以灵活调节适合做数字辅助和DPD但需要两个发射通道系统成本和校准复杂度翻倍。单输入方案则是前端一个功分器把输入信号分成两路利用模拟的相位补偿线和幅度分配比来保证两路驱动关系正确结构简单、成本低也更贴近实际基站功放的部署需求。我这次选择单输入主要考虑工程落地价值。CPLM本身已经有相位随频率变化的特性单输入时相位补偿线必须额外补偿由负载调制网络引入的相位差这是设计中最容易翻车的地方。做单输入CPLM理论上等于把双输入自由度压缩成一个自由度设计空间变小但对偏置、栅极电压和匹配网络的容差也更敏感仿真阶段如果不够细致后续加工出来偏差会很大。2. 功放管选型与ADS模型库准备2.1 为什么选ATFS4143作为有源器件项目目标频段是3.3~3.7GHz输出功率按单管45W级规划因为Doherty在回退点的功率由载波管决定饱和功率由两管共同贡献所以我倾向于选一款40~50W级别的GaN HEMT既能保证饱和输出余量又不会让偏置电流大到散热失控。ATFS4143是我项目里比较熟的一款管子工作频段覆盖目标带宽典型工作电压28V饱和功率在45W附近有配套的ADS模型库这在仿真阶段非常省事。选管子时我建议多留一个心眼数据手册里的饱和功率通常是在最佳负载牵引条件下得到的工程上做Doherty时由于输出合成网络和宽带匹配的插入损耗实际输出会比单管负载牵引结果低0.5~1dB。如果系统指标要求49dBm饱和功率单管至少得留1.5dB余量所以我选定之后先做了单管的负载牵引确认输出能力再往下走避免拓扑做到一半发现功率不够。2.2 ATFS4143模型库导入ADS的操作细节模型库导入听起来简单实际版本兼容问题很容易卡住。ATFS4143这类管子通常以压缩包形式发布解压后包含ads原理图库文件.aolib或 .aelib以及对应的symbol和layout文件。导入步骤我按下面这套来在ADS中新建工程建议路径不要有中文和空格。将解压得到的库文件夹复制到工程目录下的“lib”或直接工程根目录保证ADS能识别相对路径。打开原理图使用菜单“File - Library”或直接在“DesignKit”中加载lib文件将库添加进当前工程。在元件库浏览器中确认放大器模型是否出现通常命名类似“Qorvo_ATFS4143”拖入原理图。放置后注意模型引脚顺序功率管的gate、drain、source脚位必须和符号一致接反会出现离谱的收敛错误。我原先在ADS 2019里跑过某个厂商的模型库经常出现找不到元件的情况后来发现是库路径没设置成工程相对路径导致换电脑或换工程后模型丢失。现在我会把库文件统一放在工程根目录或专门的“PDK”文件夹里打开工程时模型库自动关联省去每次重新添加的麻烦。2.3 静态工作点确认与偏置规划做Doherty时载波管和峰值管的偏置点是整个系统的“地基”。我选用28V漏极电压载波管静态电流设为工作电流的20%~30%典型值在300~500mA级别具体以模型的I-V曲线和安全工作区为准峰值管则用C类或深AB类偏置静态电流接近零但需要注意峰值管完全截止时输出端呈现的高阻状态对载波管阻抗的影响需要通过输出合成网络的自带偏移线来吸收。我在ADS里先做了DC仿真扫Vgs从-4V到0V观察在Vds28V下的转移曲线和跨导确认两类功放的静态点。这里有个小坑GaN管栅极耐压范围窄仿真时电压扫描尽量不要直接加到正栅压不然模型容易报不收敛或异常大电流。用直流扫描时把步长设小一点从-3.8V开始扫到-1.5V足够。3. 混合Doherty功放拓扑与合成网络设计3.1 混合Doherty的架构组成“混合Doherty”在工程界并没有一个完全统一的定义我理解并采用的结构是载波功放端保留经典的AB类放大级峰值功放端则与连续相位负载调制网络结合输出端用一个非对称的合成网络替代传统的单级λ/4线。这类组合在文献中常被称为“Hybrid”的原因是它混合了经典负载调制和连续模式的阻抗变化机制而不是单纯的“两路相同功放并联”。实际拓扑上我做的是单输入两路结构输入端威尔金森功分器将信号等分或非等分一路经相位补偿线进入载波功放另一路进入峰值功放两路输出在合成点汇合再接输出匹配网络。合成点前峰值支路和载波支路各有一段基于CPLM设计的微带线它们的电长度和特征阻抗随频率配合产生“连续相位差”而不是固定90度。3.2 连续相位负载调制网络的关键参数计算设计CPLM网络时最核心的是确定两段微带线的特征阻抗Zc和电长度θ。我的设计方法可以分成三步第一步在目标频带内对两管分别做负载牵引找出载波管和峰值管各自的最佳负载阻抗Zopt_c和Zopt_p。这个值是频率的函数所以至少要取3个频点3.3GHz、3.5GHz、3.7GHz的数据。第二步根据Zopt_c和Zopt_p的轨迹反推合成网络两端应该呈现的阻抗旋转。经典Doherty中峰值管输出到合成点的线通常选90度而CPLM会把这条线的电长度设为随频率变化的“准90度”线用不同特征阻抗的多段线去逼近。第三步确定偏移线的初始值。我习惯用ADS自带LineCalc工具计算微带线的物理尺寸板材选Rogers 4350B介电常数3.66板厚0.508mm铜厚35µm。线宽和线长先按中心频率初值算出来再代入原理图做扫参优化。这里我特别提醒CPLM不是把λ/4线简单加宽就算了而是要让载波看到的调制阻抗轨迹在Smith圆图上形成一条平滑的“扫过”路径。我仿真时用Load-Pull的等高线数据叠加输出回退效率一眼就能看出轨迹是否落在高效率区域。3.3 单输入功分器与相位补偿线设计单输入结构要求两路驱动信号相位在合成点一致。载波功放和峰值功放的S21相位本身存在差异输出合成网络又会引入额外的相位差所以输入端的相位补偿线必须针对“输入到输出合成点”的总相位差来设计而不是简单的90度移相。我的入口设计参数如下功分器采用等分威尔金森隔离电阻100Ω输入端载波支路加一段主补偿线峰值支路加一段微调线相位补偿线的初始电长度由两管S21相位差和输出网络相位差之和确定在ADS中设置“phase delay”作为优化变量以合成点两路信号的相位差接近0为目标函数。实际调试中我通常先不接功分器单独仿真两个支路从输入端口到合成点的相位记录相位差曲线然后在输入端加入补偿线让相位差在带内控制在±5度以内。这里别只看中心频点CPLM的相位斜率是宽带匹配的关键带内边缘差5度以上时回退效率会明显下降。4. ADS工程搭建与仿真流程4.1 工程框架与原理图组织ADS工程建议按功能分cell搭建我一般分成四个cellCell名称功能备注DC_Bias直流扫描与静态工作点验证单独放管子避免HB仿真时加载功耗LoadPull_CPA载波管负载牵引/源牵引输出最佳负载和源阻抗LoadPull_PPA峰值管负载牵引/源牵引用于合成网络反推DPA_HB两管联合谐波平衡仿真最终整体性能验证这样做的好处是每个仿真页独立、参数扫描不互相干扰。有时候我把所有东西堆在一个原理图里扫一次参数要跑很久后来拆开后定位问题也快很多。原理图层面的关键设置包括使用“VAR”控件把所有变量偏置电压、线宽、线长、相位延迟集中定义电源用“V_DC”和“V_AC”分开避免直流和交流混流被测功放模型尽量用厂商提供的“dynamic model”不要用简化等效电路模型因为CPLM对相位和寄生参数敏感简化模型会失真。4.2 直流扫描与静态工作点验证在DC_Bias页中我放置ATFS4143模型栅极接Vgs变量漏极接28V。DC仿真控制器里选择“Sweep Vgs from -4V to 0V with 0.05V steps”观察转移特性曲线。这里需要注意GaN模型在负压区间可能自热效应明显DC仿真结果和实际Pulsed IV有差异但静态点初步确认完全够用。从仿真曲线得到当Vgs在-2.7V左右时Ids约400mA对应载波管AB类偏置峰值管我设置Vgs-3.2V静态电流接近10mA接近C类。两管的静态电流比影响回退点的负载调制幅度也影响增益对称性这个值如果偏差太大后续功率扫描的增益曲线会出现明显的“台阶”。4.3 负载牵引与源牵引实操负载牵引是Doherty设计里最耗时但最关键的步骤。我把LoadPull_CPA页的搭建流程列一下放置功放模型输入端接50Ω源阻抗输出端用“LoadPull”模板的调谐器设置频率扫描为3.3/3.5/3.7GHz三个频点输入功率固定为饱和输入功率回退6dB的值因为回退效率目标点在低功率区扫描负载阻抗覆盖整个Smith圆图我用全圆扫描步长约200个点输出PAE和Pout等高线图中心频点会形成明显的“岛状”高值区。峰值管负载牵引时我采取不同的策略输入功率固定在饱和功率附近偏置设在C类扫描负载时重点观察输出功率和饱和PAE因为峰值管主要在功率合成阶段起作用。从两管的负载牵引结果中我把每个频点的最佳阻抗记录成表格频点(GHz)载波管Zopt_c(Ω)峰值管Zopt_p(Ω)3.36.2 - j*3.89.1 - j*5.23.55.8 - j*4.18.6 - j*5.83.75.4 - j*4.58.2 - j*6.1这里要强调表中的复数阻抗是器件封装参考面处的值实际匹配网络时还要把封装寄生和焊盘效应算进去。我习惯把参考面定在模型引脚处用ADS中“De-embedding”功能把测试夹具影响去掉否则物理微带线长度很容易偏长。4.4 谐波平衡仿真与系统联调两管联调时我用Harmonic Balance仿真控制器设置如下频率3.3~3.7GHz步长20MHz谐波阶数5阶GaN功放非线性较强3阶可能不够输入功率扫描范围-10dBm到30dBm步长1dB使用“Krylov”求解器收敛性更好最大迭代次数设为500防止非线性和相位线导致的收敛失败。在DPA_HB页中把功分器、相位补偿线、两管、输出合成网络全部连接起来。输入端口用“P_1Tone”作为驱动源输出接50Ω负载并加入“PAE”、“Gain”、“Pout”测量公式。整体仿真后查看三个关键指标饱和输出功率、回退6dB效率、带内增益波动。若回退效率比目标差很多我优先怀疑相位补偿线和输出合成网络的阻抗匹配不会盲目调整偏置点。5. 仿真结果分析与参数优化5.1 效率曲线与目标对比完成中心频点3.5GHz的联调后我得到了一组典型的Doherty效率曲线低功率区PAE约15%随着功率增加载波管效率爬升在回退6dB点形成第一个效率峰PAE约42%继续加大输入功率峰值管开始介入输出功率继续上升在饱和点附近PAE达到50%以上。这个效率曲线形态如果出现在单频点仿真里说明基础拓扑是合理的。接下来最关键的检查是“回退效率vs频率”曲线在3.3~3.7GHz内如果回退点PAE变化不超过3个百分点那我就可以认为CPLM网络基本调通。我这次的结果是回退点PAE在40%~44%之间波动3.7GHz处略低主要原因是输出合成网络在带边产生了额外的相位误差。5.2 相位差曲线跟踪CPLM设计是否到位最直观的观察是“载波功放与峰值功放之间的相位差随频率变化曲线”。我在合成点加了一个“Phase Difference”测量发现调好的网络在带内相位差从3.3GHz的85度缓慢变化到3.7GHz的70度并没有固定在90度。这种“斜率”就是连续相位负载调制的特征。如果相位差曲线变化太剧烈比如超过±15度两路功率合成时会出现明显的矢量抵消表现为饱和功率下降和增益波动。这时优先调整峰值支路的补偿线电长度而不是去动载波支路因为峰值管在高功率区才工作它的相位对回退效率影响更小对饱和功率和增益影响更大。5.3 带宽展宽的经验参数在优化过程中我发现几个参数对带宽扩展的影响权重很大载波管输出端到合成点的特征阻抗微调5Ω以内就能让回退效率带内平坦度提升1~2个百分点峰值管偏置点对低功率段增益影响显著偏置太深会导致载波管在回退区看到的阻抗失真功分器输出端的“功率分配比”也会影响峰值管介入的力度等分在大部分场景够用但如果载波管能力偏弱可以考虑做非等分功分器如3.5dB/2.5dB多出来约1dB的功率注入能改善饱和效率。我习惯优化时先把变量范围设大一点比如微带线宽度±20%长度±15%跑一遍随机优化看整体趋势等趋势明确了再把变量范围收窄做“Gradient”局部优化避免一开始就陷入局部最优解。6. 常见问题与排查技巧实录6.1 谐波平衡仿真不收敛的处理用CPLM结构跑HB仿真头几次不收敛几乎是必然的因为输出合成网络中含有长微带线相位随频率变化剧烈容易在迭代中出现数值振荡。我遇到不收敛时按以下顺序排查将“谐波阶数”从5降到3先确认电路是否“能算”增大“Max Iterations”到1000减小输入功率步长到0.5dB检查是否有悬空引脚或端口未接50Ω终端把峰值管偏置从C类临时改成AB类收敛后再调回C类因为C类偏置点的非线性很强容易让迭代器“找不到解”如果还是不行单独仿真两管支路确认每条支路都能独立工作再并联合成。我在做3.7GHz带边扫参时反复出现“Simulation failed to converge”最后发现是峰值管的输入匹配网络在带边产生了负阻导致信号自激振荡。后来我在峰值管栅极加入RC稳定网络串联50Ω电阻并联5pF电容问题立刻解决。6.2 回退效率带内塌陷的原因定位如果回退效率在频带中心不错、但带边塌陷优先怀疑的是输出合成网络两段微带线的“电长度斜率”不够。我遇到过一种情况3.5GHz处回退PAE有43%但3.3GHz和3.7GHz降到33%左右明显是负载调制轨迹在带边偏离了高效率区。排查思路单独看3.3GHz和3.7GHz两个频点的负载调制轨迹将它们与单管负载牵引的高效率区对比。如果轨迹落在PAE等高线的低值区就调整对应频点的微带线电长度而非盲目改匹配网络。另外载波管输出端的二次谐波阻抗也比较关键我在输出匹配里加了一小段用于谐振二次谐波的开路短截线结果带边回退效率拉回来将近2个百分点。6.3 峰值管电流泄漏导致的增益台阶单输入Doherty调试时一个常见现象是增益曲线在中功率区出现“台阶”即输入功率增加但输出功率几乎不变。这是峰值管提前导通、负载调制过早发生造成的。解决方法是加大峰值管栅极负偏压从-3.0V调到-3.4V让峰值管的开启点往后推同时检查功分器到峰值管输入的相位补偿线是否过长导致峰值管收到的激励幅度和相位不对。6.4 仿真速度优化建议整体HB仿真在扫频扫功率时非常慢尤其是带内扫21个频点、每个频点扫41个功率点跑一轮要好几个小时。我后来做了两个优化一是在优化初阶先用3个频点5个功率点做粗调锁定参数趋势后再加密二是把输出匹配和输入匹配单独调优不放进Doherty整体电路里同时扫。这样一轮优化从几小时降到十几分钟效率提升很明显。现象可能原因解决方案HB不收敛微带线相位变化剧烈/C类偏置非线性降谐波阶数、加RC稳定、临时改偏置带边回退效率塌陷连续相位网络斜率不足/二次谐波失控调输出合成线电长度、调二次谐波短路枝节增益台阶峰值管过早开启/相位补偿不当增大峰值管负偏压、检查补偿线饱和功率不足负载牵引参考面不准/合成网络损耗大检查De-embedding、优化功分器分配比3.7GHz效率偏低LMN带边失配微调载波支路线阻抗降低插入损耗7. 项目周期与后续扩展方向按我个人经验这个设计从确定拓扑到仿真收敛大约需要三到四周时间其中负载牵引和初始匹配占一半工作量联合仿真优化占另一半。如果算上制板和实测迭代整个项目周期大概在一个半月到两个月左右。仿真阶段最大的价值是帮我把相位补偿线和输出合成网络调到一个比较合理的初始状态实测时只需要微调不需要重新盲调。关于后续扩展我认为有两个方向很值得做一是加入DPD辅助因为单输入Doherty在宽带下AM/PM失真会比较明显配合数字预失真后线性度指标能明显改善二是探索双输入连续相位负载调制的结合前端用数字功分实现幅度和相位动态控制虽然系统复杂度上去但性能上限更高。有个小技巧想分享给准备做这个方向的同行在ADS里把输出合成网络单独建一个Symbol参数化线宽和线长后面做不同频段Doherty时可以直接复用。我这次项目结束后就把CPLM合成网络封装成了自用库再做其他频段时只需要改板材参数和初始阻抗节省了大量重复劳动。最后再提一句连续相位负载调制不是万能的它解决的是“宽带效率”问题但带内的增益平坦度和线性度仍然要靠匹配网络和偏置共同平衡。设计时别只盯着回退效率一个指标综合看饱和功率、增益、稳定性和可复现性才能让功放从“仿真优秀”变成“工程可用”。本文还有配套的精品资源点击获取
简介本资源是一份面向微波射频方向高年级本科生及研究生的毕业设计级ADS工程实践包聚焦连续相位负载调制CPLM技术在单输入宽带混合Doherty功率放大器中的创新应用复现2023年5月IEEE MTT期刊论文核心成果。工程基于Cree CGH40010F GaN HEMT器件在2.4–3.2 GHz宽带范围内实现43–44 dBm饱和输出功率、63.3%–68%饱和效率回退6 dB与8 dB时效率分别达52.5%–56.7%和45.4%–49%显著提升传统Doherty的回退效率表现。压缩包含2000个文件总计318.17MB以ADS仿真专用格式为主515个.atf电路模板、291个.htm仿真报告、174个.tag参数扫描标记、155个.oa优化配置及大量.s2p/.s4p等S参数模型文件辅以Python脚本.py、变量定义.txt、版图配置.ltd/.msh等结构完整、模块可追溯。目前已有643人学习下载提供从原理建模、参数优化、谐波平衡仿真到版图性能验证的全流程ADS工程文件含关键器件库Cree_Wlfspd_ADS_v17p0、编码脚本ael及workspace环境配置开箱即用适合射频PA设计进阶学习与课题复现。 “连续相位负载调制”这个方向我这两年一直在做相关研究也陆续有朋友问我单输入的混合Doherty到底和经典结构差在哪为什么非要提“连续相位”以及ADS里到底怎么把一个听起来很玄的拓扑落地成可仿真的工程。借着这次整理项目的机会我把整个设计思路、链路搭建步骤和踩坑记录一起写出来希望能帮到做射频功放的同行尤其是刚接触Doherty和负载调制技术的同学。这个项目的核心任务是在ADS环境中设计一款基于连续相位负载调制Continuous Phase Load Modulation, CPLM的单输入宽带混合Doherty功率放大器目标是覆盖3.3~3.7GHz这段典型5G中频段中心频点3.5GHz单输入驱动饱和输出功率不低于49dBm6dB回退点PAE尽量做到40%以上。听起来和常规Doherty设计差不多但实际上CPLM的引入改变了整个输出合成网路的设计逻辑不再是“选一个中心频点把λ/4线做对”这么简单。下文会从拓扑原理、器件选型、ADS工程搭建、仿真调试到问题排查把我实际走通的一条路线完整呈现出来。1. 整体设计思路与连续相位负载调制原理1.1 从经典Doherty到宽带瓶颈经典的Doherty功率放大器利用有源负载调制原理让载波功放Carrier PA在低功率区间保持高效率峰值功放Peaking PA在功率上涨后介入将载波功放看到的负载阻抗拉低从而延长高效率区间。这个思路在窄带场景下非常成熟但一谈宽带就尴尬因为输出端的λ/4阻抗变换线只在单一频点上满足相位和阻抗条件频率一偏移载波功放看到的调制阻抗就会偏离设计值回退效率立刻塌下去。我最初做3.5GHz单频Doherty时用经典的λ/4线加偏移线结构仿真效率还不错但扩展到3.3~3.7GHz这400MHz带宽后回退效率在频带边缘掉了10个点不止。问题本质在于经典Doherty输出合成网络有两个固定特性——相位关系固定和阻抗变换斜率固定。频率变化时两个管子合成点的相位差和阻抗牵引关系同时失真效率自然守不住。1.2 连续相位负载调制的核心思路连续相位负载调制CPLM这个名字听起来高深本质是不再把峰值功放的相位关系锁死在单一频点而是让输出合成网络在目标频带内呈现“可控的相位-频率斜率和阻抗-频率斜率”使得两路功率合成时载波功放看到的调制阻抗轨迹在史密斯圆图上沿一条连续曲线移动而非只在某一个频点落在理想点。换句话说传统Doherty的负载调制是“单点最优”CPLM的负载调制是“连续区间内近似最优”。代价是峰值功放和载波功放之间的相位差会随频率变化所以输入端必须配合设计相位补偿网络保证两路信号到达合成点时仍然满足同相叠加条件。这也是为什么CPLM做起来比普通Doherty麻烦但确实能为宽带效率带来明显收益。1.3 单输入与双输入方案的取舍双输入Doherty每条链路独立驱动相位和幅度可以灵活调节适合做数字辅助和DPD但需要两个发射通道系统成本和校准复杂度翻倍。单输入方案则是前端一个功分器把输入信号分成两路利用模拟的相位补偿线和幅度分配比来保证两路驱动关系正确结构简单、成本低也更贴近实际基站功放的部署需求。我这次选择单输入主要考虑工程落地价值。CPLM本身已经有相位随频率变化的特性单输入时相位补偿线必须额外补偿由负载调制网络引入的相位差这是设计中最容易翻车的地方。做单输入CPLM理论上等于把双输入自由度压缩成一个自由度设计空间变小但对偏置、栅极电压和匹配网络的容差也更敏感仿真阶段如果不够细致后续加工出来偏差会很大。2. 功放管选型与ADS模型库准备2.1 为什么选ATFS4143作为有源器件项目目标频段是3.3~3.7GHz输出功率按单管45W级规划因为Doherty在回退点的功率由载波管决定饱和功率由两管共同贡献所以我倾向于选一款40~50W级别的GaN HEMT既能保证饱和输出余量又不会让偏置电流大到散热失控。ATFS4143是我项目里比较熟的一款管子工作频段覆盖目标带宽典型工作电压28V饱和功率在45W附近有配套的ADS模型库这在仿真阶段非常省事。选管子时我建议多留一个心眼数据手册里的饱和功率通常是在最佳负载牵引条件下得到的工程上做Doherty时由于输出合成网络和宽带匹配的插入损耗实际输出会比单管负载牵引结果低0.5~1dB。如果系统指标要求49dBm饱和功率单管至少得留1.5dB余量所以我选定之后先做了单管的负载牵引确认输出能力再往下走避免拓扑做到一半发现功率不够。2.2 ATFS4143模型库导入ADS的操作细节模型库导入听起来简单实际版本兼容问题很容易卡住。ATFS4143这类管子通常以压缩包形式发布解压后包含ads原理图库文件.aolib或 .aelib以及对应的symbol和layout文件。导入步骤我按下面这套来在ADS中新建工程建议路径不要有中文和空格。将解压得到的库文件夹复制到工程目录下的“lib”或直接工程根目录保证ADS能识别相对路径。打开原理图使用菜单“File - Library”或直接在“DesignKit”中加载lib文件将库添加进当前工程。在元件库浏览器中确认放大器模型是否出现通常命名类似“Qorvo_ATFS4143”拖入原理图。放置后注意模型引脚顺序功率管的gate、drain、source脚位必须和符号一致接反会出现离谱的收敛错误。我原先在ADS 2019里跑过某个厂商的模型库经常出现找不到元件的情况后来发现是库路径没设置成工程相对路径导致换电脑或换工程后模型丢失。现在我会把库文件统一放在工程根目录或专门的“PDK”文件夹里打开工程时模型库自动关联省去每次重新添加的麻烦。2.3 静态工作点确认与偏置规划做Doherty时载波管和峰值管的偏置点是整个系统的“地基”。我选用28V漏极电压载波管静态电流设为工作电流的20%~30%典型值在300~500mA级别具体以模型的I-V曲线和安全工作区为准峰值管则用C类或深AB类偏置静态电流接近零但需要注意峰值管完全截止时输出端呈现的高阻状态对载波管阻抗的影响需要通过输出合成网络的自带偏移线来吸收。我在ADS里先做了DC仿真扫Vgs从-4V到0V观察在Vds28V下的转移曲线和跨导确认两类功放的静态点。这里有个小坑GaN管栅极耐压范围窄仿真时电压扫描尽量不要直接加到正栅压不然模型容易报不收敛或异常大电流。用直流扫描时把步长设小一点从-3.8V开始扫到-1.5V足够。3. 混合Doherty功放拓扑与合成网络设计3.1 混合Doherty的架构组成“混合Doherty”在工程界并没有一个完全统一的定义我理解并采用的结构是载波功放端保留经典的AB类放大级峰值功放端则与连续相位负载调制网络结合输出端用一个非对称的合成网络替代传统的单级λ/4线。这类组合在文献中常被称为“Hybrid”的原因是它混合了经典负载调制和连续模式的阻抗变化机制而不是单纯的“两路相同功放并联”。实际拓扑上我做的是单输入两路结构输入端威尔金森功分器将信号等分或非等分一路经相位补偿线进入载波功放另一路进入峰值功放两路输出在合成点汇合再接输出匹配网络。合成点前峰值支路和载波支路各有一段基于CPLM设计的微带线它们的电长度和特征阻抗随频率配合产生“连续相位差”而不是固定90度。3.2 连续相位负载调制网络的关键参数计算设计CPLM网络时最核心的是确定两段微带线的特征阻抗Zc和电长度θ。我的设计方法可以分成三步第一步在目标频带内对两管分别做负载牵引找出载波管和峰值管各自的最佳负载阻抗Zopt_c和Zopt_p。这个值是频率的函数所以至少要取3个频点3.3GHz、3.5GHz、3.7GHz的数据。第二步根据Zopt_c和Zopt_p的轨迹反推合成网络两端应该呈现的阻抗旋转。经典Doherty中峰值管输出到合成点的线通常选90度而CPLM会把这条线的电长度设为随频率变化的“准90度”线用不同特征阻抗的多段线去逼近。第三步确定偏移线的初始值。我习惯用ADS自带LineCalc工具计算微带线的物理尺寸板材选Rogers 4350B介电常数3.66板厚0.508mm铜厚35µm。线宽和线长先按中心频率初值算出来再代入原理图做扫参优化。这里我特别提醒CPLM不是把λ/4线简单加宽就算了而是要让载波看到的调制阻抗轨迹在Smith圆图上形成一条平滑的“扫过”路径。我仿真时用Load-Pull的等高线数据叠加输出回退效率一眼就能看出轨迹是否落在高效率区域。3.3 单输入功分器与相位补偿线设计单输入结构要求两路驱动信号相位在合成点一致。载波功放和峰值功放的S21相位本身存在差异输出合成网络又会引入额外的相位差所以输入端的相位补偿线必须针对“输入到输出合成点”的总相位差来设计而不是简单的90度移相。我的入口设计参数如下功分器采用等分威尔金森隔离电阻100Ω输入端载波支路加一段主补偿线峰值支路加一段微调线相位补偿线的初始电长度由两管S21相位差和输出网络相位差之和确定在ADS中设置“phase delay”作为优化变量以合成点两路信号的相位差接近0为目标函数。实际调试中我通常先不接功分器单独仿真两个支路从输入端口到合成点的相位记录相位差曲线然后在输入端加入补偿线让相位差在带内控制在±5度以内。这里别只看中心频点CPLM的相位斜率是宽带匹配的关键带内边缘差5度以上时回退效率会明显下降。4. ADS工程搭建与仿真流程4.1 工程框架与原理图组织ADS工程建议按功能分cell搭建我一般分成四个cellCell名称功能备注DC_Bias直流扫描与静态工作点验证单独放管子避免HB仿真时加载功耗LoadPull_CPA载波管负载牵引/源牵引输出最佳负载和源阻抗LoadPull_PPA峰值管负载牵引/源牵引用于合成网络反推DPA_HB两管联合谐波平衡仿真最终整体性能验证这样做的好处是每个仿真页独立、参数扫描不互相干扰。有时候我把所有东西堆在一个原理图里扫一次参数要跑很久后来拆开后定位问题也快很多。原理图层面的关键设置包括使用“VAR”控件把所有变量偏置电压、线宽、线长、相位延迟集中定义电源用“V_DC”和“V_AC”分开避免直流和交流混流被测功放模型尽量用厂商提供的“dynamic model”不要用简化等效电路模型因为CPLM对相位和寄生参数敏感简化模型会失真。4.2 直流扫描与静态工作点验证在DC_Bias页中我放置ATFS4143模型栅极接Vgs变量漏极接28V。DC仿真控制器里选择“Sweep Vgs from -4V to 0V with 0.05V steps”观察转移特性曲线。这里需要注意GaN模型在负压区间可能自热效应明显DC仿真结果和实际Pulsed IV有差异但静态点初步确认完全够用。从仿真曲线得到当Vgs在-2.7V左右时Ids约400mA对应载波管AB类偏置峰值管我设置Vgs-3.2V静态电流接近10mA接近C类。两管的静态电流比影响回退点的负载调制幅度也影响增益对称性这个值如果偏差太大后续功率扫描的增益曲线会出现明显的“台阶”。4.3 负载牵引与源牵引实操负载牵引是Doherty设计里最耗时但最关键的步骤。我把LoadPull_CPA页的搭建流程列一下放置功放模型输入端接50Ω源阻抗输出端用“LoadPull”模板的调谐器设置频率扫描为3.3/3.5/3.7GHz三个频点输入功率固定为饱和输入功率回退6dB的值因为回退效率目标点在低功率区扫描负载阻抗覆盖整个Smith圆图我用全圆扫描步长约200个点输出PAE和Pout等高线图中心频点会形成明显的“岛状”高值区。峰值管负载牵引时我采取不同的策略输入功率固定在饱和功率附近偏置设在C类扫描负载时重点观察输出功率和饱和PAE因为峰值管主要在功率合成阶段起作用。从两管的负载牵引结果中我把每个频点的最佳阻抗记录成表格频点(GHz)载波管Zopt_c(Ω)峰值管Zopt_p(Ω)3.36.2 - j*3.89.1 - j*5.23.55.8 - j*4.18.6 - j*5.83.75.4 - j*4.58.2 - j*6.1这里要强调表中的复数阻抗是器件封装参考面处的值实际匹配网络时还要把封装寄生和焊盘效应算进去。我习惯把参考面定在模型引脚处用ADS中“De-embedding”功能把测试夹具影响去掉否则物理微带线长度很容易偏长。4.4 谐波平衡仿真与系统联调两管联调时我用Harmonic Balance仿真控制器设置如下频率3.3~3.7GHz步长20MHz谐波阶数5阶GaN功放非线性较强3阶可能不够输入功率扫描范围-10dBm到30dBm步长1dB使用“Krylov”求解器收敛性更好最大迭代次数设为500防止非线性和相位线导致的收敛失败。在DPA_HB页中把功分器、相位补偿线、两管、输出合成网络全部连接起来。输入端口用“P_1Tone”作为驱动源输出接50Ω负载并加入“PAE”、“Gain”、“Pout”测量公式。整体仿真后查看三个关键指标饱和输出功率、回退6dB效率、带内增益波动。若回退效率比目标差很多我优先怀疑相位补偿线和输出合成网络的阻抗匹配不会盲目调整偏置点。5. 仿真结果分析与参数优化5.1 效率曲线与目标对比完成中心频点3.5GHz的联调后我得到了一组典型的Doherty效率曲线低功率区PAE约15%随着功率增加载波管效率爬升在回退6dB点形成第一个效率峰PAE约42%继续加大输入功率峰值管开始介入输出功率继续上升在饱和点附近PAE达到50%以上。这个效率曲线形态如果出现在单频点仿真里说明基础拓扑是合理的。接下来最关键的检查是“回退效率vs频率”曲线在3.3~3.7GHz内如果回退点PAE变化不超过3个百分点那我就可以认为CPLM网络基本调通。我这次的结果是回退点PAE在40%~44%之间波动3.7GHz处略低主要原因是输出合成网络在带边产生了额外的相位误差。5.2 相位差曲线跟踪CPLM设计是否到位最直观的观察是“载波功放与峰值功放之间的相位差随频率变化曲线”。我在合成点加了一个“Phase Difference”测量发现调好的网络在带内相位差从3.3GHz的85度缓慢变化到3.7GHz的70度并没有固定在90度。这种“斜率”就是连续相位负载调制的特征。如果相位差曲线变化太剧烈比如超过±15度两路功率合成时会出现明显的矢量抵消表现为饱和功率下降和增益波动。这时优先调整峰值支路的补偿线电长度而不是去动载波支路因为峰值管在高功率区才工作它的相位对回退效率影响更小对饱和功率和增益影响更大。5.3 带宽展宽的经验参数在优化过程中我发现几个参数对带宽扩展的影响权重很大载波管输出端到合成点的特征阻抗微调5Ω以内就能让回退效率带内平坦度提升1~2个百分点峰值管偏置点对低功率段增益影响显著偏置太深会导致载波管在回退区看到的阻抗失真功分器输出端的“功率分配比”也会影响峰值管介入的力度等分在大部分场景够用但如果载波管能力偏弱可以考虑做非等分功分器如3.5dB/2.5dB多出来约1dB的功率注入能改善饱和效率。我习惯优化时先把变量范围设大一点比如微带线宽度±20%长度±15%跑一遍随机优化看整体趋势等趋势明确了再把变量范围收窄做“Gradient”局部优化避免一开始就陷入局部最优解。6. 常见问题与排查技巧实录6.1 谐波平衡仿真不收敛的处理用CPLM结构跑HB仿真头几次不收敛几乎是必然的因为输出合成网络中含有长微带线相位随频率变化剧烈容易在迭代中出现数值振荡。我遇到不收敛时按以下顺序排查将“谐波阶数”从5降到3先确认电路是否“能算”增大“Max Iterations”到1000减小输入功率步长到0.5dB检查是否有悬空引脚或端口未接50Ω终端把峰值管偏置从C类临时改成AB类收敛后再调回C类因为C类偏置点的非线性很强容易让迭代器“找不到解”如果还是不行单独仿真两管支路确认每条支路都能独立工作再并联合成。我在做3.7GHz带边扫参时反复出现“Simulation failed to converge”最后发现是峰值管的输入匹配网络在带边产生了负阻导致信号自激振荡。后来我在峰值管栅极加入RC稳定网络串联50Ω电阻并联5pF电容问题立刻解决。6.2 回退效率带内塌陷的原因定位如果回退效率在频带中心不错、但带边塌陷优先怀疑的是输出合成网络两段微带线的“电长度斜率”不够。我遇到过一种情况3.5GHz处回退PAE有43%但3.3GHz和3.7GHz降到33%左右明显是负载调制轨迹在带边偏离了高效率区。排查思路单独看3.3GHz和3.7GHz两个频点的负载调制轨迹将它们与单管负载牵引的高效率区对比。如果轨迹落在PAE等高线的低值区就调整对应频点的微带线电长度而非盲目改匹配网络。另外载波管输出端的二次谐波阻抗也比较关键我在输出匹配里加了一小段用于谐振二次谐波的开路短截线结果带边回退效率拉回来将近2个百分点。6.3 峰值管电流泄漏导致的增益台阶单输入Doherty调试时一个常见现象是增益曲线在中功率区出现“台阶”即输入功率增加但输出功率几乎不变。这是峰值管提前导通、负载调制过早发生造成的。解决方法是加大峰值管栅极负偏压从-3.0V调到-3.4V让峰值管的开启点往后推同时检查功分器到峰值管输入的相位补偿线是否过长导致峰值管收到的激励幅度和相位不对。6.4 仿真速度优化建议整体HB仿真在扫频扫功率时非常慢尤其是带内扫21个频点、每个频点扫41个功率点跑一轮要好几个小时。我后来做了两个优化一是在优化初阶先用3个频点5个功率点做粗调锁定参数趋势后再加密二是把输出匹配和输入匹配单独调优不放进Doherty整体电路里同时扫。这样一轮优化从几小时降到十几分钟效率提升很明显。现象可能原因解决方案HB不收敛微带线相位变化剧烈/C类偏置非线性降谐波阶数、加RC稳定、临时改偏置带边回退效率塌陷连续相位网络斜率不足/二次谐波失控调输出合成线电长度、调二次谐波短路枝节增益台阶峰值管过早开启/相位补偿不当增大峰值管负偏压、检查补偿线饱和功率不足负载牵引参考面不准/合成网络损耗大检查De-embedding、优化功分器分配比3.7GHz效率偏低LMN带边失配微调载波支路线阻抗降低插入损耗7. 项目周期与后续扩展方向按我个人经验这个设计从确定拓扑到仿真收敛大约需要三到四周时间其中负载牵引和初始匹配占一半工作量联合仿真优化占另一半。如果算上制板和实测迭代整个项目周期大概在一个半月到两个月左右。仿真阶段最大的价值是帮我把相位补偿线和输出合成网络调到一个比较合理的初始状态实测时只需要微调不需要重新盲调。关于后续扩展我认为有两个方向很值得做一是加入DPD辅助因为单输入Doherty在宽带下AM/PM失真会比较明显配合数字预失真后线性度指标能明显改善二是探索双输入连续相位负载调制的结合前端用数字功分实现幅度和相位动态控制虽然系统复杂度上去但性能上限更高。有个小技巧想分享给准备做这个方向的同行在ADS里把输出合成网络单独建一个Symbol参数化线宽和线长后面做不同频段Doherty时可以直接复用。我这次项目结束后就把CPLM合成网络封装成了自用库再做其他频段时只需要改板材参数和初始阻抗节省了大量重复劳动。最后再提一句连续相位负载调制不是万能的它解决的是“宽带效率”问题但带内的增益平坦度和线性度仍然要靠匹配网络和偏置共同平衡。设计时别只盯着回退效率一个指标综合看饱和功率、增益、稳定性和可复现性才能让功放从“仿真优秀”变成“工程可用”。本文还有配套的精品资源点击获取
