1. 项目概述差分走线高速设计的基石在电子硬件设计领域尤其是涉及高速信号传输的PCB设计中“差分走线”是一个绕不开的核心概念。无论是处理高速串行总线如USB、PCIe、HDMI、以太网还是应对敏感的模拟信号如LVDS、MIPI差分对的设计质量直接决定了系统的稳定性、抗干扰能力和信号完整性。很多新手工程师在Altium Designer简称AD中初次接触差分对时往往只知其然——知道要画两根等长、等距的线却不知其所以然更不清楚AD软件中那些纷繁复杂的规则设置背后究竟在约束什么物理特性。今天我们就来深入拆解AD中的差分走线从原理到实操从规则设置到常见坑点进行一次彻底的梳理。无论你是正在学习AD的在校学生还是初入行的硬件工程师这篇文章都将为你提供一个清晰、可复现的实践指南让你不仅会“画”更懂“为什么这么画”。2. 差分信号原理与AD中的实现逻辑2.1 差分信号的物理本质共模抑制的魅力要理解差分走线必须先理解差分信号本身。它并非什么神秘技术而是一种利用“差值”来传递信息的聪明方法。一个差分对由两根信号线组成一根传送原始信号正端P另一根传送其反相信号负端N。接收端并不关心每根线对地的绝对电压而是检测这两根线之间的电压差Vp - Vn。这种设计带来了两大核心优势强大的抗共模干扰能力外界的电磁干扰如电源噪声、空间辐射通常会同时、同相地耦合到两根紧邻的走线上这种干扰被称为“共模干扰”。由于接收端只关心差值而共模干扰在两根线上产生的电压变化是相同的因此Vp干扰 - Vn干扰 Vp - Vn干扰被完美抵消。这就是“共模抑制比CMRR”高的体现。更低的电磁辐射两根线上流过的电流大小相等、方向相反。它们产生的磁场在远处会相互抵消从而显著降低了信号对外辐射的电磁干扰EMI有利于通过相关认证。在AD软件中我们通过创建“差分对”对象来告诉软件这两根网络如USB_DP和USB_DM在物理和电气上是耦合在一起的需要遵循特殊的布线规则。软件会根据这个对象启用差分对布线器并应用对应的设计规则进行检查。2.2 AD中差分对的管理从原理图到PCB的桥梁AD实现差分走线的流程是高度集成的关键在于前期正确的定义。原理图定义这是最推荐且最规范的方法。在原理图库中为差分接口器件如USB插座、SerDes芯片的引脚定义正确的差分对标识。通常在引脚属性中可以通过添加“差分对”后缀来隐式定义例如网络名命名为“USB_DP”和“USB_DM”AD会自动识别“_DP”和“_DM”后缀并建议创建差分对。更明确的方式是使用“差分对指示符”直接连接两个网络。PCB中创建如果原理图未定义也可以在PCB编辑器中手动创建。通过菜单“设计” - “差分对编辑器”可以手动添加差分对指定正负网络。但这种方式脱离了原理图源头在设计同步时可能产生混乱不推荐作为主要方法。注意务必确保差分对在原理图阶段正确定义然后通过“设计” - “Update PCB Document...”将变更同步到PCB。这是保证设计数据源头统一、避免后期管理混乱的黄金法则。差分对布线器这是AD中用于差分走线的专用交互式布线工具。激活后快捷键U, I你可以同时拖动两根线软件会自动维持你设定的线宽、线间距间隙规则。这是实现等长、等距走线的核心工具。3. 差分走线规则设置详解规则是AD驱动自动布线、在线DRC检查和后期验证的“宪法”。差分走线的质量八成取决于规则设置是否合理。3.1 关键规则解析Electrical与Routing在AD的PCB规则和约束编辑器快捷键D, R中与差分走线最相关的规则在以下两类1. Electrical - Clearance电气间隙规则 这是设置差分对内部两根线之间间距即“间隙”的地方。你需要为你的差分对创建一个特定的规则。名称例如“DiffPair_Clearance”。第一个对象匹配条件选择“高级查询”然后输入查询语句IsDiffPair。这条语句会匹配所有差分对对象。第二个对象匹配条件同样选择“高级查询”输入IsDiffPair。约束设置最小间隙。这个值通常由你的阻抗控制要求决定。例如对于常见的100Ω差分阻抗如USB在FR4板材上线宽/间距为6mil/6mil可能是一个典型值。你需要使用阻抗计算工具如Saturn PCB Toolkit、Polar Si9000或咨询PCB板厂来确定精确值。2. Routing - Differential Pairs Routing差分对布线规则 这是差分走线的核心规则控制着布线时的物理尺寸和等长要求。名称例如“USB_Diff_Pair”。对象匹配条件这里要精确匹配到具体的差分对。可以通过“网络类”、“差分对”或“差分对类”来筛选。建议为关键差分对如PCIe、USB3.0单独创建规则为其他通用差分对如USB2.0创建一个默认类规则。约束这里包含多个子项Min Gap最小间隙与Clearance规则呼应确保布线时不会低于此值。通常与Clearance值相同或略大。Max Gap最大间隙限制两根线在布线过程中的最大距离。防止在绕过障碍时两根线分得太开破坏耦合性。一般设为最小间隙的2-3倍。Preferred Gap首选间隙布线器努力维持的目标间距。设为你的理想值。Min Width最小线宽/Max Width最大线宽/Preferred Width首选线宽设置差分单根线的宽度。同样首选宽度由阻抗计算决定。Max Uncoupled Length最大非耦合长度这是一个极其重要但常被忽略的设置。它定义了差分对的两根线在多大长度内可以允许不满足间距要求即“非耦合”状态。例如在打孔换层、绕过密集过孔区域时两根线可能需要暂时分开。设置此值如50mil可以防止它们分开过远、过久从而保证大部分路径是紧耦合的。紧耦合勾选此选项布线器会强制两根线在满足间隙规则的前提下尽可能靠近形成紧耦合这对保持阻抗一致性和共模抑制能力至关重要。3.2 阻抗计算与规则参数设定规则里的线宽和间距不是拍脑袋决定的它们共同决定了差分阻抗通常为90Ω, 100Ω等。你需要一个计算工具。收集层叠信息向你的PCB板厂索取他们常用板材如FR4的精确层叠结构包括各层厚度、芯板与半固化片PP的介电常数Er通常FR4约为4.2-4.5。使用计算工具以Saturn PCB Toolkit为例选择“差分阻抗”计算器输入目标阻抗如100Ω线宽W线间距S走线所在层的铜厚如1oz1.4mil走线到参考平面地或电源层的距离H介电常数Er迭代求解工具会计算出阻抗值。你需要调整线宽W和间距S直到计算阻抗接近你的目标值。最终得到的W和S就是你应该填入AD布线规则中的“首选线宽”和“首选间隙”。实操心得对于高速信号1GHz建议将计算得到的参数发给板厂进行最终确认。板厂会根据他们的实际工艺能力如蚀刻因子进行微调并给出他们能保证阻抗控制的最优参数。直接使用这个“板厂确认值”来设置AD规则是最稳妥的做法。4. 差分走线实操流程与核心技巧掌握了原理和规则接下来就是动手画。这个过程充满了细节和技巧。4.1 交互式差分对布线操作步骤前期准备确保差分对已在PCB中正确识别在PCB面板中查看“差分对编辑器”。确认规则已设置完毕。启动布线在PCB编辑器中选中差分对中的一个网络或同时选中两个网络的焊盘使用快捷键U-I交互式差分对布线或者从菜单“布线” - “交互式差分对布线”启动。开始布线光标变为十字并附着两根“虚拟”的走线。移动光标两根线会同时移动并自动保持你设定的间距。控制拐角在布线过程中按ShiftSpace可以循环切换拐角模式45度、圆弧、90度等。对于高速信号推荐使用45度或圆弧拐角以减少阻抗突变和信号反射。换层处理当需要打孔换层时在目标位置单击AD会自动为两根线放置一组过孔。关键点来了这组过孔的放置方式至关重要。最佳实践使用“过孔阵列”或保持两个过孔中心距等于走线间距。这样能保证差分路径的对称性。AD的差分对布线器在换层时通常能较好地维持这种对称。避免做法让两根线分别打孔且孔距很远。这会引入严重的非对称性破坏共模抑制。等长调节布线完成后使用“布线” - “网络等长调节”功能快捷键 U, R。为差分对设置一个目标长度通常以正线或负线中较长者为基准然后通过添加蛇形线调谐线来缩短较短的哪一根使两者长度差控制在容限内如5mil。注意蛇形线应加在较短的线上且要遵循“振幅不宜过大、间距均匀”的原则通常振幅Amplitude设为3-5倍线宽间距Gap等于或大于2倍线宽。4.2 差分过孔与回流路径处理过孔是差分链路中的阻抗不连续点需要精心设计。过孔尺寸在空间允许的情况下尽量使用小尺寸的过孔如8mil/16mil。过孔焊盘和反焊盘Anti-pad会在参考平面上挖出空洞影响回流路径。回流地过孔这是高速设计的一个高级技巧。在差分过孔附近紧挨着放置1-2个连接到参考地平面的地过孔。这些地过孔为差分信号的返回电流提供了最短、最顺畅的路径尤其在换层时返回电流需要从一个参考平面切换到另一个能有效减少阻抗突变和地弹噪声。参考平面连续性确保差分线下方始终有完整、无分割的参考平面通常是地平面。绝对避免差分线跨过平面分割缝。如果不可避免必须在跨分割处附近放置缝合电容如0.1uF为高频返回电流提供通路。4.3 差分对的扇出与端接处理BGA扇出从BGA芯片内部扇出差分对时可能一开始无法满足间距要求。此时应遵循“尽快耦合”原则在走出BGA区域后立即通过一个平滑的弧线将两根线调整到目标间距并在此后的整个路径中保持耦合。端接电阻许多差分协议如LVDS、MIPI需要在接收端或发送端放置端接电阻通常为100Ω跨接在P和N之间以消除反射。这个电阻必须尽可能靠近接收/发送芯片的引脚放置并且其下方的参考平面必须完整。在AD中可以将这个电阻及其焊盘定义为一个“元件类”并为其设置更严格的区域规则确保布局最优。5. 常见问题、误区与排查实录即使规则设置正确在实际操作中也会遇到各种问题。下面是一些高频坑点及解决方案。5.1 布线时无法维持差分间距或模式现象使用交互式差分对布线时两根线不按规则间距走或者突然变成单根线模式。排查检查规则优先级进入规则编辑器查看“Differential Pairs Routing”规则的优先级。确保针对特定差分对的规则优先级高于通用规则。AD规则是自上而下匹配的第一个匹配的规则生效。检查对象匹配确认你的规则匹配条件是否正确应用到了你正在布线的差分对上。可以在PCB面板的“差分对编辑器”中右键点击该差分对选择“规则向导”来快速创建或检查规则。清除障碍物有时由于其他走线、过孔或禁布区的存在布线器找不到满足间距的路径。尝试临时调整或清除障碍物或者手动引导一小段路径。重启布线器偶尔软件会“卡住”退出当前布线命令ESC重新选择网络并启动交互式差分对布线。5.2 DRC报错差分对间隙违规现象设计规则检查DRC报告大量差分对内部间隙错误。排查规则冲突最常见的原因是“Differential Pairs Routing”规则中设置的“Min Gap”与“Electrical Clearance”规则中为差分对设置的间隙值不一致。确保两者数值相同且Clearance规则的优先级设置正确。非耦合区域过长检查“Max Uncoupled Length”设置是否过小。在绕过复杂区域时差分线暂时分开的长度可能超过了此限制。适当增大此值或者优化布局布线减少长距离的非耦合路径。手工修改遗留问题如果你在差分布线后手动拖动调整了其中一根线可能会破坏耦合。建议使用“布线” - “重新布线差分对”功能来让软件重新优化一段路径。5.3 等长调节时蛇形线无法放置或报错现象使用等长调节功能时无法在较短的线上添加蛇形线或者添加后DRC报间距错误。排查空间不足蛇形线需要额外的布线空间。确保较短的那根线旁边有足够的空间来放置蛇形线。有时需要手动将较短的线向外“推”一点预留出空间。规则限制检查蛇形线区域的线间距是否满足Clearance规则。蛇形线是弯曲的其内侧间距可能变小。可能需要临时调整该区域的Clearance规则或者使用“忽略障碍物”模式快捷键ShiftR循环切换布线冲突解决模式来强制放置但放置后需仔细检查。蛇形线参数不当在等长调节器的属性面板中调整“振幅”、“间隙”等参数。振幅太小可能无法达到需要的长度补偿振幅太大又可能侵占空间或引起阻抗问题。从较小的振幅开始尝试。5.4 差分对阻抗仿真结果不理想现象使用AD的Signal Integrity工具或导出到专业仿真软件如HyperLynx后发现差分阻抗波动大或眼图质量差。排查检查参考平面这是首要原因。使用AD的“视图配置”面板打开“平面层显示”确保差分线正下方每一层都是完整的铜皮最好是地没有跨分割没有密集的过孔阵列造成“瑞士奶酪”效应。检查过孔区域将视图聚焦在差分过孔处。过孔焊盘、反焊盘尺寸过大以及缺少邻近地过孔都会导致该处阻抗显著升高。考虑使用更小的盲埋孔或背钻技术来减少过孔残桩。检查材料参数仿真时使用的介电常数Er、损耗角正切Df是否与板厂提供的实际数据一致不准确的参数会导致仿真与实测脱节。检查耦合一致性沿着差分对路径测量多处位置的线宽和间距。由于制造公差或布线时的微小偏差实际值可能偏离设定值。在关键链路如长距离传输线上保持绝对的等宽等距至关重要。独家避坑技巧在完成关键差分对如PCIe、DDR时钟布线后可以将其锁定选中走线按F11调出属性面板勾选“锁定”。这样可以防止在后续的布局布线调整中不小心移动或修改了这些精心设计的走线。同时为这些关键网络设置高亮的颜色便于在整个PCB中快速定位和检查。
1. 项目概述差分走线高速设计的基石在电子硬件设计领域尤其是涉及高速信号传输的PCB设计中“差分走线”是一个绕不开的核心概念。无论是处理高速串行总线如USB、PCIe、HDMI、以太网还是应对敏感的模拟信号如LVDS、MIPI差分对的设计质量直接决定了系统的稳定性、抗干扰能力和信号完整性。很多新手工程师在Altium Designer简称AD中初次接触差分对时往往只知其然——知道要画两根等长、等距的线却不知其所以然更不清楚AD软件中那些纷繁复杂的规则设置背后究竟在约束什么物理特性。今天我们就来深入拆解AD中的差分走线从原理到实操从规则设置到常见坑点进行一次彻底的梳理。无论你是正在学习AD的在校学生还是初入行的硬件工程师这篇文章都将为你提供一个清晰、可复现的实践指南让你不仅会“画”更懂“为什么这么画”。2. 差分信号原理与AD中的实现逻辑2.1 差分信号的物理本质共模抑制的魅力要理解差分走线必须先理解差分信号本身。它并非什么神秘技术而是一种利用“差值”来传递信息的聪明方法。一个差分对由两根信号线组成一根传送原始信号正端P另一根传送其反相信号负端N。接收端并不关心每根线对地的绝对电压而是检测这两根线之间的电压差Vp - Vn。这种设计带来了两大核心优势强大的抗共模干扰能力外界的电磁干扰如电源噪声、空间辐射通常会同时、同相地耦合到两根紧邻的走线上这种干扰被称为“共模干扰”。由于接收端只关心差值而共模干扰在两根线上产生的电压变化是相同的因此Vp干扰 - Vn干扰 Vp - Vn干扰被完美抵消。这就是“共模抑制比CMRR”高的体现。更低的电磁辐射两根线上流过的电流大小相等、方向相反。它们产生的磁场在远处会相互抵消从而显著降低了信号对外辐射的电磁干扰EMI有利于通过相关认证。在AD软件中我们通过创建“差分对”对象来告诉软件这两根网络如USB_DP和USB_DM在物理和电气上是耦合在一起的需要遵循特殊的布线规则。软件会根据这个对象启用差分对布线器并应用对应的设计规则进行检查。2.2 AD中差分对的管理从原理图到PCB的桥梁AD实现差分走线的流程是高度集成的关键在于前期正确的定义。原理图定义这是最推荐且最规范的方法。在原理图库中为差分接口器件如USB插座、SerDes芯片的引脚定义正确的差分对标识。通常在引脚属性中可以通过添加“差分对”后缀来隐式定义例如网络名命名为“USB_DP”和“USB_DM”AD会自动识别“_DP”和“_DM”后缀并建议创建差分对。更明确的方式是使用“差分对指示符”直接连接两个网络。PCB中创建如果原理图未定义也可以在PCB编辑器中手动创建。通过菜单“设计” - “差分对编辑器”可以手动添加差分对指定正负网络。但这种方式脱离了原理图源头在设计同步时可能产生混乱不推荐作为主要方法。注意务必确保差分对在原理图阶段正确定义然后通过“设计” - “Update PCB Document...”将变更同步到PCB。这是保证设计数据源头统一、避免后期管理混乱的黄金法则。差分对布线器这是AD中用于差分走线的专用交互式布线工具。激活后快捷键U, I你可以同时拖动两根线软件会自动维持你设定的线宽、线间距间隙规则。这是实现等长、等距走线的核心工具。3. 差分走线规则设置详解规则是AD驱动自动布线、在线DRC检查和后期验证的“宪法”。差分走线的质量八成取决于规则设置是否合理。3.1 关键规则解析Electrical与Routing在AD的PCB规则和约束编辑器快捷键D, R中与差分走线最相关的规则在以下两类1. Electrical - Clearance电气间隙规则 这是设置差分对内部两根线之间间距即“间隙”的地方。你需要为你的差分对创建一个特定的规则。名称例如“DiffPair_Clearance”。第一个对象匹配条件选择“高级查询”然后输入查询语句IsDiffPair。这条语句会匹配所有差分对对象。第二个对象匹配条件同样选择“高级查询”输入IsDiffPair。约束设置最小间隙。这个值通常由你的阻抗控制要求决定。例如对于常见的100Ω差分阻抗如USB在FR4板材上线宽/间距为6mil/6mil可能是一个典型值。你需要使用阻抗计算工具如Saturn PCB Toolkit、Polar Si9000或咨询PCB板厂来确定精确值。2. Routing - Differential Pairs Routing差分对布线规则 这是差分走线的核心规则控制着布线时的物理尺寸和等长要求。名称例如“USB_Diff_Pair”。对象匹配条件这里要精确匹配到具体的差分对。可以通过“网络类”、“差分对”或“差分对类”来筛选。建议为关键差分对如PCIe、USB3.0单独创建规则为其他通用差分对如USB2.0创建一个默认类规则。约束这里包含多个子项Min Gap最小间隙与Clearance规则呼应确保布线时不会低于此值。通常与Clearance值相同或略大。Max Gap最大间隙限制两根线在布线过程中的最大距离。防止在绕过障碍时两根线分得太开破坏耦合性。一般设为最小间隙的2-3倍。Preferred Gap首选间隙布线器努力维持的目标间距。设为你的理想值。Min Width最小线宽/Max Width最大线宽/Preferred Width首选线宽设置差分单根线的宽度。同样首选宽度由阻抗计算决定。Max Uncoupled Length最大非耦合长度这是一个极其重要但常被忽略的设置。它定义了差分对的两根线在多大长度内可以允许不满足间距要求即“非耦合”状态。例如在打孔换层、绕过密集过孔区域时两根线可能需要暂时分开。设置此值如50mil可以防止它们分开过远、过久从而保证大部分路径是紧耦合的。紧耦合勾选此选项布线器会强制两根线在满足间隙规则的前提下尽可能靠近形成紧耦合这对保持阻抗一致性和共模抑制能力至关重要。3.2 阻抗计算与规则参数设定规则里的线宽和间距不是拍脑袋决定的它们共同决定了差分阻抗通常为90Ω, 100Ω等。你需要一个计算工具。收集层叠信息向你的PCB板厂索取他们常用板材如FR4的精确层叠结构包括各层厚度、芯板与半固化片PP的介电常数Er通常FR4约为4.2-4.5。使用计算工具以Saturn PCB Toolkit为例选择“差分阻抗”计算器输入目标阻抗如100Ω线宽W线间距S走线所在层的铜厚如1oz1.4mil走线到参考平面地或电源层的距离H介电常数Er迭代求解工具会计算出阻抗值。你需要调整线宽W和间距S直到计算阻抗接近你的目标值。最终得到的W和S就是你应该填入AD布线规则中的“首选线宽”和“首选间隙”。实操心得对于高速信号1GHz建议将计算得到的参数发给板厂进行最终确认。板厂会根据他们的实际工艺能力如蚀刻因子进行微调并给出他们能保证阻抗控制的最优参数。直接使用这个“板厂确认值”来设置AD规则是最稳妥的做法。4. 差分走线实操流程与核心技巧掌握了原理和规则接下来就是动手画。这个过程充满了细节和技巧。4.1 交互式差分对布线操作步骤前期准备确保差分对已在PCB中正确识别在PCB面板中查看“差分对编辑器”。确认规则已设置完毕。启动布线在PCB编辑器中选中差分对中的一个网络或同时选中两个网络的焊盘使用快捷键U-I交互式差分对布线或者从菜单“布线” - “交互式差分对布线”启动。开始布线光标变为十字并附着两根“虚拟”的走线。移动光标两根线会同时移动并自动保持你设定的间距。控制拐角在布线过程中按ShiftSpace可以循环切换拐角模式45度、圆弧、90度等。对于高速信号推荐使用45度或圆弧拐角以减少阻抗突变和信号反射。换层处理当需要打孔换层时在目标位置单击AD会自动为两根线放置一组过孔。关键点来了这组过孔的放置方式至关重要。最佳实践使用“过孔阵列”或保持两个过孔中心距等于走线间距。这样能保证差分路径的对称性。AD的差分对布线器在换层时通常能较好地维持这种对称。避免做法让两根线分别打孔且孔距很远。这会引入严重的非对称性破坏共模抑制。等长调节布线完成后使用“布线” - “网络等长调节”功能快捷键 U, R。为差分对设置一个目标长度通常以正线或负线中较长者为基准然后通过添加蛇形线调谐线来缩短较短的哪一根使两者长度差控制在容限内如5mil。注意蛇形线应加在较短的线上且要遵循“振幅不宜过大、间距均匀”的原则通常振幅Amplitude设为3-5倍线宽间距Gap等于或大于2倍线宽。4.2 差分过孔与回流路径处理过孔是差分链路中的阻抗不连续点需要精心设计。过孔尺寸在空间允许的情况下尽量使用小尺寸的过孔如8mil/16mil。过孔焊盘和反焊盘Anti-pad会在参考平面上挖出空洞影响回流路径。回流地过孔这是高速设计的一个高级技巧。在差分过孔附近紧挨着放置1-2个连接到参考地平面的地过孔。这些地过孔为差分信号的返回电流提供了最短、最顺畅的路径尤其在换层时返回电流需要从一个参考平面切换到另一个能有效减少阻抗突变和地弹噪声。参考平面连续性确保差分线下方始终有完整、无分割的参考平面通常是地平面。绝对避免差分线跨过平面分割缝。如果不可避免必须在跨分割处附近放置缝合电容如0.1uF为高频返回电流提供通路。4.3 差分对的扇出与端接处理BGA扇出从BGA芯片内部扇出差分对时可能一开始无法满足间距要求。此时应遵循“尽快耦合”原则在走出BGA区域后立即通过一个平滑的弧线将两根线调整到目标间距并在此后的整个路径中保持耦合。端接电阻许多差分协议如LVDS、MIPI需要在接收端或发送端放置端接电阻通常为100Ω跨接在P和N之间以消除反射。这个电阻必须尽可能靠近接收/发送芯片的引脚放置并且其下方的参考平面必须完整。在AD中可以将这个电阻及其焊盘定义为一个“元件类”并为其设置更严格的区域规则确保布局最优。5. 常见问题、误区与排查实录即使规则设置正确在实际操作中也会遇到各种问题。下面是一些高频坑点及解决方案。5.1 布线时无法维持差分间距或模式现象使用交互式差分对布线时两根线不按规则间距走或者突然变成单根线模式。排查检查规则优先级进入规则编辑器查看“Differential Pairs Routing”规则的优先级。确保针对特定差分对的规则优先级高于通用规则。AD规则是自上而下匹配的第一个匹配的规则生效。检查对象匹配确认你的规则匹配条件是否正确应用到了你正在布线的差分对上。可以在PCB面板的“差分对编辑器”中右键点击该差分对选择“规则向导”来快速创建或检查规则。清除障碍物有时由于其他走线、过孔或禁布区的存在布线器找不到满足间距的路径。尝试临时调整或清除障碍物或者手动引导一小段路径。重启布线器偶尔软件会“卡住”退出当前布线命令ESC重新选择网络并启动交互式差分对布线。5.2 DRC报错差分对间隙违规现象设计规则检查DRC报告大量差分对内部间隙错误。排查规则冲突最常见的原因是“Differential Pairs Routing”规则中设置的“Min Gap”与“Electrical Clearance”规则中为差分对设置的间隙值不一致。确保两者数值相同且Clearance规则的优先级设置正确。非耦合区域过长检查“Max Uncoupled Length”设置是否过小。在绕过复杂区域时差分线暂时分开的长度可能超过了此限制。适当增大此值或者优化布局布线减少长距离的非耦合路径。手工修改遗留问题如果你在差分布线后手动拖动调整了其中一根线可能会破坏耦合。建议使用“布线” - “重新布线差分对”功能来让软件重新优化一段路径。5.3 等长调节时蛇形线无法放置或报错现象使用等长调节功能时无法在较短的线上添加蛇形线或者添加后DRC报间距错误。排查空间不足蛇形线需要额外的布线空间。确保较短的那根线旁边有足够的空间来放置蛇形线。有时需要手动将较短的线向外“推”一点预留出空间。规则限制检查蛇形线区域的线间距是否满足Clearance规则。蛇形线是弯曲的其内侧间距可能变小。可能需要临时调整该区域的Clearance规则或者使用“忽略障碍物”模式快捷键ShiftR循环切换布线冲突解决模式来强制放置但放置后需仔细检查。蛇形线参数不当在等长调节器的属性面板中调整“振幅”、“间隙”等参数。振幅太小可能无法达到需要的长度补偿振幅太大又可能侵占空间或引起阻抗问题。从较小的振幅开始尝试。5.4 差分对阻抗仿真结果不理想现象使用AD的Signal Integrity工具或导出到专业仿真软件如HyperLynx后发现差分阻抗波动大或眼图质量差。排查检查参考平面这是首要原因。使用AD的“视图配置”面板打开“平面层显示”确保差分线正下方每一层都是完整的铜皮最好是地没有跨分割没有密集的过孔阵列造成“瑞士奶酪”效应。检查过孔区域将视图聚焦在差分过孔处。过孔焊盘、反焊盘尺寸过大以及缺少邻近地过孔都会导致该处阻抗显著升高。考虑使用更小的盲埋孔或背钻技术来减少过孔残桩。检查材料参数仿真时使用的介电常数Er、损耗角正切Df是否与板厂提供的实际数据一致不准确的参数会导致仿真与实测脱节。检查耦合一致性沿着差分对路径测量多处位置的线宽和间距。由于制造公差或布线时的微小偏差实际值可能偏离设定值。在关键链路如长距离传输线上保持绝对的等宽等距至关重要。独家避坑技巧在完成关键差分对如PCIe、DDR时钟布线后可以将其锁定选中走线按F11调出属性面板勾选“锁定”。这样可以防止在后续的布局布线调整中不小心移动或修改了这些精心设计的走线。同时为这些关键网络设置高亮的颜色便于在整个PCB中快速定位和检查。
