《深入理解计算机系统》读书笔记14: 附录 A 处理器控制逻辑（HCL）-北京尧图网络

引言HCL —— 跨越软件编程和硬件设计的桥梁作者: andylin02学习章节: 附录 A 处理器控制逻辑HCL关键词 HCL逻辑门组合电路时序电路多路复用器case表达式Y86-64SEQPIPEArchlab“撰写硬件设计最常用的语言是图形化的示意性描述现在的设计者常用硬件描述语言HDL来描述硬件结构我们描述控制逻辑的语言称为 HCL。”——CSAPP作者在之前章节的学习中我们主要以软件工程师的视角编写 C 或汇编代码并让它们在处理器上高效运行。但在构建处理器时我们站在了硬件设计者的视角我们需要描述出各种逻辑电路控制处理器中的数据按正确的流程流动。由此我们需要一种能描述组合逻辑电路和时序逻辑电路的语言这就是硬件控制语言 HCL 的角色。在第 4 章我们研读过用 HCL 描述的 Y86-64 顺序实现SEQ和流水线实现PIPE但在附录 A 中作者更系统地介绍了这种语言——从逻辑门的基础到存储器和时钟再到贯穿 Y86-64 处理器设计的具体实现。这不仅是对第 4 章的补充更为深入学习计算机体系结构和硬件设计提供了理论基础。附录A与其他章节的关联与第4章处理器体系结构直接对应——SEQ和PIPE的HCL代码详解与第3章程序的机器级表示关联——HCL代码与Y86-64指令的对应关系为理解现代处理器设计打下基础——流水线冒险、前馈等概念在HCL中的具体实现本章结构速览A.1 逻辑门HCL的基本单位——AND/OR/NOT门A.2 组合电路和HCL布尔表达式组合逻辑与组合电路的构建规则A.3 字级组合电路和HCL整数表达式从位级到字级word的设计A.4 集合关系用case表达式描述多路选择逻辑A.5 存储器和时钟引入时序逻辑A.6 Y86-64的顺序实现SEQ将组合逻辑和时序逻辑组合成完整的处理器A.7 流水线PIPE将SEQ优化为高速流水线内核一、逻辑门——HCL的基础构件在硬件设计中电子电路用信号线上的高电压或低电压来表示不同的位值。以下三个逻辑门是数字电路的基本计算单元逻辑门C 运算符HCL 表达式作用ANDa b两个输入都为1时输出1ORNOT!!a输入1时输出0输入0时输出1逻辑门只对单个位进行操作且总是活动——一旦门的输入变化在很短的时间内输出就会相应地变化。这与 C 语言的运算符有显著区别C语言运算符是在执行时才求值而逻辑门是持续产生的。二、组合电路和 HCL 布尔表达式“将很多逻辑门组合成一个网所构建的计算块称为组合电路。”组合电路是多个逻辑门连接构成的网是硬件设计中实现复杂函数的基本方式。构建组合电路主要有三个限制每个逻辑门的输入只能连接到主输入、存储器单元输出或其他逻辑门输出——形成规范化的连接结构多个逻辑门的输出不能连在一起——否则可能导致信号冲突和电路故障网络必须是无环的——避免产生行为歧义2.1 位级相等测试电路最基础的组合电路示例是位级相等测试它由AND、||OR和!NOT逻辑门构成# 判断两个位 a 和 b 是否相等 eq (a b) || (!a !b)当 a 和 b 都为 1 时第一个括号内(a b)为 1输出为 1当 a 和 b 都为 0 时第二个括号内(!a !b)为 1输出为 1当 a 和 b 不同时输出为 0。这正是 C 语言中a b的硬件实现。2.2 HCL 与 C 逻辑表达式的区别HCL 表达式看起来和 C 逻辑表达式相似但有两个关键区别区别C 语言逻辑表达式HCL 表达式求值时机程序执行时求值电路持续响应输入变化操作值类型任意整数0false非0true仅对位值 0 和 1 操作短路行为支持短路可提前结束不支持短路所有输入持续影响输出三、字级组合电路和 HCL 整数表达式为了处理 32 位或 64 位的数据需要字级组合电路。它通过并行地部署许多位级的逻辑门构成对字进行操作的功能单元。3.1 字级相等测试以字级相等测试为例将两个 64 位的字进行按位相等测试每个位由前面的位级相等电路独立处理结果通过 64 输入 AND 门统一输出就构成了整体相等的判断。3.2 ALU算术逻辑单元ALU 是一种重要的组合电路有三个输入两个数据输入A、B和一个控制输入根据控制输入设置执行不同的算术或逻辑操作。3.3 字级多路复用器MUX多路复用器是另一个重要的组合电路它根据控制信号选择两个输入之一作为输出# 根据 s 的值选择输出 A 或 B # 当 s 为 1 时输出 A当 s 为 0 时输出 B out [ s : A; 1 : B; ];当 s 为 1 时选择 A 作为输出否则选择 B。这个电路的基本原理是通过组合(s A) || (!s B)实现。四、集合关系与 case 表达式处理指令的 icode 时经常需要检查某个值是否属于某类指令的集合。HCL 使用case表达式来表达多路选择逻辑# case 表达式示例 word Out [ s1 : expr1; # 如果 s1 为真选择 expr1 s2 : expr2; # 否则如果 s2 为真选择 expr2 s3 : expr3; # 否则如果 s3 为真选择 expr3 1 : expr4; # 以上都不满足时选择 expr4 ];case表达式与 C 语言的switch语句有两点不同不需要互斥HCL 不要求不同的选择表达式互斥按顺序求值按照 case 出现的顺序进行求值选择第一个为真的项在 Y86 处理器设计中case 表达式广泛用于确定各种控制信号例如判断need_regids是否需要操作数字节bool need_regids icode in { IRRMOVQ, IOPQ, IPUSHQ, IPOPQ, IIRMOVQ, IRMMOVQ, IMRMOVQ }; bool need_valC icode in { IIRMOVQ, IRMMOVQ, IMRMOVQ, IJXX, ICALL };五、存储器与时钟——引入时序逻辑“组合电路从本质上讲不存储任何信息。为了产生时序电路必须引入按位存储信息的设备。”存储设备由公共的时钟控制决定何时加载新值。主要有两类5.1 时钟寄存器存储单个位或字如 PC 寄存器、条件码寄存器。时钟信号控制寄存器加载输入值的时机。5.2 随机访问存储器存储多个字用地址来选择读或写哪个字寄存器文件寄存器标识符作为地址用于 Y86-64 的五级流水线支持多路并行读写数据存储器用于内存访问┌─────────────────────────────────────────────────────────────────────┐ │ 寄存器文件读写时序示意 │ ├─────────────────────────────────────────────────────────────────────┤ │ │ │ 译码阶段Decode → 读取reading多个端口并行读出 │ │ ════════════════════ │ │ │ │ 写回阶段Writeback → 写入writing在 execute 和 memory 之后 │ │ ════════════════════ │ │ │ │ 设计关键读写操作分离避免冲突通过 srcA/srcB 指定读取地址 │ │ 通过 dstE/dstM 指定写入目的实现并行读写 │ │ │ └─────────────────────────────────────────────────────────────────────┘六、HCL 在 Y86-64 处理器实现中的应用6.1 顺序处理器SEQ——指令的六阶段演进在顺序处理器SEQ中每条指令通过以下六个阶段由 HCL 逻辑逐步处理阶段作用关键 HCL 信号取指Fetch从 PC 指向的内存读取指令字节icode、ifun、valC、valP、instr_valid、need_regids译码Decode从寄存器文件读取操作数srcA、srcB、valA、valB执行ExecuteALU 计算或内存地址计算aluA、aluB、set_cc、valE访存Memory读/写内存mem_addr、mem_data、valM、mem_read、mem_write写回Write Back将结果写回寄存器dstE、dstM、w_valE、w_valM更新 PC更新程序计数器f_pc下一条指令地址在译码阶段HCL 需要确定从哪些寄存器读取操作数。例如对于rrmovq、OPq等指令从rA读取源操作数对于popq、ret等栈操作指令从%rsp读取栈指针。在执行阶段ALU 执行加减运算或内存地址计算根据条件码决定是否需要更新。条件码的更新由set_cc信号控制仅在算术/逻辑核心操作OPq时设置。6.2 流水线处理器PIPE在流水线实现中将 SEQ 的阶段分别映射到五级流水线上并在阶段间加入流水线寄存器。HCL 还用于处理数据冒险前向和停顿和控制冒险等额外控制逻辑。七、配套实验ArchlabArchlab 是针对第4章处理器体系结构的配套实验共分为三部分逐步推进 Y86-64 处理器设计和优化。部分核心任务涉及 HCL 内容Part A用 Y86 汇编编写简单程序sum.ys、rsum.ys、copy.ys无需 HCL汇编编程练习Part B在顺序处理器SEQ中添加 iaddq 指令阅读和修改seq-full.hclPart C优化 Y86 程序 ncopy.ys提升处理器性能结合汇编优化修改pipe-full.hcl7.1 Part B为 SEQ 添加 iaddq 指令在seq-full.hcl中实现iaddq V, rB指令。核心修改点是告诉处理器遇到iaddq时从指令字节中后读取寄存器和 8 字节常数值在执行阶段直接将常数值与寄存器值相加。iaddq的性能优化效果显著原始循环中用irmovqsubq需要两条指令用iaddq只需一条指令。7.2 Part C流水线处理器优化写入和读取共享内存的两个操作mrmovq和rmmovq存在数据依赖可以在其间插入一条无关指令缓解。克服循环瓶颈则需要用到循环展开技术让多个位置共用指针增加和长度减少的语句砍掉一大部分控制指令。当循环展开后瓶颈转移到非循环部分最后需要更精细地优化余数处理。7.3 实验环境与调试# 解压和编译实验文件tarxf archlab-handout.tarcdsimmakecleanmake# 测试指令集装配yas sum.ys yis sum.yo# 顺序处理器 SEQ 测试cdseqmakeVERSIONfull ./seq-full-t../y86-code/asumi.yo# 流水线处理器 PIPE 测试cdpipemakeVERSIONfull ./psim-t../y86-code/asumi.yo八、本章知识点思维导图附录 A 处理器控制逻辑HCL │ ├── 1. 硬件设计基础 │ ├── 信号高电压1/ 低电压0 │ ├── 数字系统三要素 │ │ ├── 组合逻辑计算 │ │ ├── 存储器存储 │ │ └── 时钟信号控制更新 │ └── HDL硬件描述语言→ HCL处理器控制专用 │ ├── 2. 逻辑门 │ ├── AND / OR|| / NOT! │ ├── 仅对单 bit 操作 │ └── 总是活动持续求值 │ ├── 3. 组合电路 │ ├── 定义多逻辑门组成的网 │ ├── 设计限制 │ │ ├── 输入仅能来自主输入/存储器/其他门 │ │ ├── 多个输出不能短接 │ │ └── 网络不能成环 │ └── 典型组合电路的 HCL 描述 │ ├── 位级相等eq (a b) || (!a !b) │ ├── 字级相等并行位级相等 AND │ ├── 多路复用器out [s : A; 1 : B;] │ └── ALU 条件码 │ ├── 4. 字级电路与整数表达式 │ ├── 字级声明int在位级上并行组合 │ ├── case 表达式按顺序选择 │ │ word Out [ │ │ s1 : expr1; │ │ s2 : expr2; │ │ 1 : expr3; │ │ ]; │ └── 集合关系icode in { IRRMOVQ, IOPQ, ... } │ ├── 5. 时钟信号与存储 │ ├── 时钟寄存器PC、条件码、流水线寄存器 │ ├── 随机访问存储器寄存器文件、主存 │ └── 读写分离与写后写重命名 │ ├── 6. Y86-64 处理器实现 │ ├── 顺序处理器 SEQ六阶段处理 │ │ ├── 取指Fetch→ 译码Decode→ 执行Execute │ │ ├── 访存Memory→ 写回Write Back→ 更新 PC │ │ └── 关键控制信号need_regids、need_valC │ └── 流水线处理器 PIPE五级流水线 │ ├── 流水线寄存器F/D、D/E、E/M、M/W │ ├── 冒险处理前向与停顿 │ └── 分支预测取指阶段的 PC 预测 │ └── 7. Archlab 实验 ├── Part AY86 汇编编程 ├── Part BSEQ 添加 iaddq 指令 └── Part C优化 ncopy.ys 流水线九、本章小结附录 A 系统地介绍了硬件控制语言 HCL 的核心概念作为理解第 4 章处理器体系结构的关键桥梁✅逻辑门与组合电路理解了 AND/OR/NOT 等基本逻辑门的功能以及如何将它们组合成组合电路构建复杂的硬件逻辑✅字级电路与 HCL 整数表达式掌握了从位级切换至字级的设计方法理解case表达式和多路复用器的工作原理✅时序电路与时钟理解了组合电路与时序电路的区别掌握寄存器、随机访问存储器和时钟信号在处理器设计中的角色✅HCL 在 Y86-64 实现中的应用完整了解了 SEQ 六阶段处理流程和 PIPE 五级流水线中 HCL 扮演的角色✅Archlab 实验通过 Part B 添加iaddq指令和 Part C 优化流水线性能将 HCL 理论转化为具体实践本章最核心的三个洞察HCL 的重点在于控制逻辑——它是专门用于处理控制信号的语言组合逻辑与存储器的分工使得 Y86-64 处理器模型得以清晰呈现case表达式是 HCL 的核心语法——它描述了多路选择逻辑是高度可读的硬件设计方式HCL 的精髓是「what」而不是「how」——它侧重于表达想要什么结果电路会用并行的方式去实现这正是它区别于常规编程语言的核心差异下一篇预告至此《深入理解计算机系统》一书的主要章节已全部介绍完毕。CSAPP 为我们呈现了计算机系统的完整图景——从数据的二进制表示到指令集体系结构从处理器设计到性能优化从存储层次结构到链接从异常控制流到虚拟内存从系统级 I/O 到网络编程最后以并发编程收尾。建议继续钻研书中其他几个核心实验将理论知识落地Bomb Lab二进制炸弹——逆向工程汇编阅读能力的巅峰考验Attack Lab缓冲区溢出攻击——理解安全漏洞的底层原理Cache Lab缓存模拟与优化——存储层次结构与缓存友好的代码Malloc Lab动态内存分配器——把虚拟内存理论转化为实现Shell Lab实现 shell——进程控制与信号处理的完美结合Proxy LabWeb 代理——网络编程并发编程缓存策略的终极大考这六次经典实验几乎是系统程序员成长的必修课。期待你通过它们完成从“懂概念”到“能实战”的关键蜕变本文为个人学习笔记仅用于知识分享。如有错误欢迎指正。点赞收藏分享让更多开发者看到这篇深度解析❤️ 如果觉得有用请给个赞支持一下作者

《深入理解计算机系统》读书笔记14: 附录 A 处理器控制逻辑（HCL）

相关推荐

如何免费解析B站视频：bilibili-parse完整使用指南

基于stm32f103c8t6最小系统板的ws2812b广告牌设计——桂林电子科技大学软硬件小学期课设

CS50笔记笔记整理

更多资讯

用MCTS+策略价值网络实现五子棋AI：从零到实战

如何本地部署 Eigent：多智能体 Cowork 桌面应用完整指南

Matlab实现RCNN交通标志识别：候选区域与分类全流程

PCSX2 PS2模拟器上手指南：5步跑通你的第一局

G-Helper 完整教程：5 步轻量管理华硕笔记本性能（Armoury Crate 替代品）

PyTorch Static Runtime 静态运行时：面向 CPU 推理的 TorchScript 优化执行引擎

今日更新

Linux 内核 ARM 虚拟内存布局全解析：从 4GB 地址空间划分到源码级验证

AIGC降重工具测评与教育应用指南

数据容灾核心指标与实战方案解析

本周精选

超人会飞不算本事：系统稳定依赖清晰规则与边界设计

超人VS蜘蛛侠：拆解超级IP的影响力与传播方法论

基于CNN的调制信号识别：MATLAB实现时频图分类实战

本月热门

基于YOLO的焊缝缺陷检测：从数据标注到工业部署全流程实践

分布式服务的决策记录

创业产品的首版范围

读完文章，想聊聊您的网站？