LDO电路笔试考点全解析：从拓扑结构到环路稳定性-北京尧图网络

每年秋招复习到模拟IC方向的时候总有学弟学妹拿着一道LDO电路分析题来问我。说实话IC秋招笔试题里LDO出现的频率高得离谱——不管是模拟设计岗、电源管理岗还是数字IC后端、版图、验证岗笔试和面试都会以各种形式考到它。原因很简单LDO这门课太适合考试了。电路规模不大但负反馈、基准源、误差放大器、调整管、稳定性这些模拟电路核心知识全都能串进去一个题能挖出的考点比一个大项目还多。这篇文章不是课程讲义也不是面试答案模板而是我自己刷笔试、面模拟岗、以及后来帮人改错题时攒下来的一套LDO拆解思路。模拟设计岗的同学建议全文读完数字IC后端和验证方向的同学可以重点看第1章、第3章和第5章的失分点至少保证笔试里不丢送分题。下面直接进入正题。1. 为什么秋招笔试总爱考LDO考点背后的行业逻辑1.1 一个LDO背后能串联多少模拟电路知识点很多同学一看到LDO就只想到“低压差线性稳压器”这个名词然后开始背定义输入输出压差小、效率不高、噪声低、适合模拟电源轨。这些背下来只能应付最浅的一面笔试真正想考的其实是背后那一整串模拟电路知识链。先把这条链拆开看。直流层面LDO需要一个稳定的参考电压通常是带隙基准Bandgap于是考点来了基准电压怎么产生温度系数怎么补偿带隙基准的典型输出电压为什么在1.2V附近接着误差放大器EA负责比较反馈电压和参考电压于是考点又来了单级OTA和两级运放的区别直流增益要多大才能满足线性调整率和负载调整率输入共模范围够不够。再往下调整管是PMOS还是NMOS决定了这个LDO的最小压差、稳定性甚至噪声特性这里又能考半页纸的晶体管工作区分析。交流层面更精彩。LDO本质是一个闭环负反馈系统误差放大器输出端和输出节点都会贡献极点输出电容和其串联等效电阻ESR会在某个频率引入零点。于是笔试里必然出现稳定性问题极点频率是多少负载电流变化后输出极点怎么移动相位裕度够不够要不要零点补偿。再延伸一下还有PSRR的问题——输入电源上的纹波通过调整管的寄生电容和环路增益被抑制了多少。一个看似简单的LDO实际上把模拟IC最核心的“直流精度、交流稳定性、噪声抑制”全考了一遍考官当然爱用它。1.2 笔试官想从LDO题里看到什么我也和一些做过面试官的朋友聊过他们考LDO其实不是期望应届生能把所有二阶效应都算出来而是想看几个基本盘。第一是图形记忆。能不能不看参考资料直接画出经典PMOS LDO或NMOS LDO的完整电路很多同学能说出工作原理但一动手画就漏掉反馈分压电阻、输出电容、基准源位置或者把PMOS的源漏接反。第二是环路判断能力。给一个残缺电路图要能指出哪条是反馈路径误差放大器的同相和反相输入端分别接哪里整个环路是负反馈还是正反馈。第三是定量计算能力。会算输出电压、反馈电阻分压比、静态功耗、最小压差这些都属于只要认真准备就一定能拿分的题目丢了非常可惜。第四是工程意识。比如输出电容ESR对稳定性的影响负载电流范围对输出极点的影响这一类问题没有绝对标准答案考官想看你会不会做权衡。我个人体会是LDO题是笔试里少有的“付出就有回报”的题型。项目经历可能因为方向不对口被刷但LDO这种题只要把基本拓扑和公式吃透拿分的确定性非常高。如果连LDO经典题都答不好面试官很容易判断你对模拟基础不扎实。1.3 每个方向的人应该复习到什么程度不是所有人都有必要把LDO推导到能手撕环路补偿的程度。不同岗位在笔试中对LDO的要求差异很大我按方向整理了一张表方便你对号入座。方向建议掌握内容推荐深度模拟IC设计/电源管理完整拓扑、环路稳定性、PSRR、噪声、补偿设计能手撕、能推导、能画完整电路、能解释trade-off数字IC设计基本结构、LDO与DC-DC区别、为什么数字电源轨常用LDO或DC-DC混用概念清晰会算简单输出电压和功耗数字IC后端知道LDO是供电方案之一了解压差和负载能力避免和IR drop概念混淆理解原理即可不需要推环路验证/DFT/测试熟悉规格书指标VREF、dropout、负载调整率、PSRR会算题会看测试条件能识别异常定义这张表是我根据自己经历总结的不一定覆盖所有公司但能帮你在有限复习时间里做取舍。模拟方向的同学没有借口跳过LDO数字方向的同学至少要把概念题和简单计算题做对因为这类题往往出现在笔试的前半部分是拉分的关键。2. 经典LDO电路怎么读图五大模块逐一拆解2.1 调整管PMOS和NMOS的选择逻辑LDO的核心是调整管它相当于一个受误差放大器控制的可变电阻通过改变导通程度维持输出电压稳定。笔试第一个高频陷阱就是调整管类型。PMOS LDO是最经典的拓扑。PMOS的源极接输入VIN漏极接输出VOUT栅极接误差放大器输出。正常工作电压关系是VIN VOUT VDS(sat)同时栅极电压需要足够低让PMOS开启到合适的电流。因为PMOS的电流方向是从源到漏所以源漏不能接反如果画成源极接VOUT、漏极接VIN这个电路就完全错了。PMOS LDO的优点是静态电流小因为PMOS可以由低电压驱动不需要额外的泵压电路缺点是环路中多了一个由PMOS栅源电容引入的高频通路稳定性设计和PSRR设计比较讲究。NMOS LDO则是另一套逻辑。NMOS做源极跟随器漏极接VIN源极接VOUT栅极需要比输出高一个阈值电压。也就是说要在VOUT基础上再叠一个VGS栅极驱动电压往往超过VIN于是很多NMOS LDO需要电荷泵或者额外电源给栅极供电。这个特点成为笔试经典问答题“为什么NMOS LDO通常需要电荷泵”答案就是保证NOMS有足够过驱动电压。NMOS的优点也很明显因为它是源极跟随器结构输出阻抗低输出极点频率高环路更容易稳定而且很多高性能电源芯片为了降低噪声会选用NMOS调整管。面试现场我还遇到过一种提问方式给一个电路图不说明管子类型让你判断是PMOS还是NMOS结构。这时候第一眼就看调整管的有源区连接如果源极固定在高电位、漏极输出就是PMOS共源极结构如果漏极接输入、源极输出就是NMOS源极跟随器结构。先判断拓扑再谈性能这个顺序不要弄反。2.2 误差放大器与反馈网络误差放大器是LDO的“大脑”。它不断比较反馈网络采到的输出电压和基准电压输出一个控制信号去调节调整管的栅极。秋招笔试里关于EA的题一般集中在几点需要多高的增益增益不够会有什么影响带宽和摆率又怎么影响瞬态响应。直流增益对LDO的影响直接体现在电压精度上。如果EA增益不够那么当负载电流变化时输出电压不能维持在理想值负载调整率变差。典型LDO的EA增益在40dB到70dB之间算上调整管和反馈衰减环路直流增益足够高才能让输出误差小到可以忽略。有些考题会给一个具体增益让你算线性调整率或负载调整率公式不复杂关键是把误差量放到闭环表达式里推一遍。反馈网络通常是两个电阻分压。设上电阻为R1、下电阻为R2输出电压满足VOUT VREF × (1 R1/R2)。这个公式必须熟到不用演算。但笔试真正喜欢挖的坑是R1和R2取值大小的影响。如果把反馈电阻设计得很大比如两个都是兆欧级别那么误差放大器的输入偏置电流会在R2上产生额外压降导致实际基准电压漂移如果设计得太小反馈网络本身消耗的静态电流又太大会拉低轻载效率。这个就是典型工程trade-off答题时不要只写公式还要把“为什么不能无限大也不能无限小”解释清楚。误差放大器的输入极性也是必考点。正常工作时EA的两个输入端一个接基准一个接反馈采样通过负反馈让两者相等。如果极性接反整个环路变成正反馈输出电压会直接锁到电源轨或拉低。笔试画图题里正负号标错是很严重的扣分点但很多人偏偏在这里栽跟头。2.3 参考电压和偏置电路没有基准LDO就无从谈起。最传统的做法是用带隙基准产生一个近似1.2V的电压再通过电阻分压或buffer得到EA需要的VREF。很多低输出电压LDO会把VREF做到0.6V甚至0.4V目的是让反馈网络能在低输出电压下保持合理分压比。笔试常见的基准相关题目有两类。一类是“如果VREF从0.6V漂移了5%输出电压会怎么变”答案很直接输出也会同比例漂移5%所以LDO的精度上限受限于基准。另一类是“LDO的带隙基准一般接在哪个位置”很多人会漏画导致整个电路没有参考点。我建议画完整LDO时至少把基准模块画成一个小方块标注“VREF0.6V”不要真的把内部带隙管级电路画出来除非题目明确要求。基准内部的运算放大器、PTAT电流、三极管对等细节通常属于独立大题混合考LDO时一般只考接口。偏置电流也需要留意。EA和基准都需要一个电流源提供静态偏置这个偏置电流直接计入LDO的静态电流Iq而静态电流会影响轻载效率和电池续航。笔试题如果给出“Iq50μA”那实际上是要你既算静态功耗也要在分析负载瞬态时理解为什么轻载时LDO效率不高。2.4 输出电容、ESR和负载输出电容决定了LDO有源环路之外最重要的一个极点。输出极点频率大约是1/(2π×RLOAD×COUT)这里的RLOAD是等效负载电阻。轻载时RLOAD很大输出极点频率很低重载时RLOAD变小输出极点频率变高。也就是说LDO的带宽稳定性是随负载变化的这是它比固定增益运放更难设计的地方。为了抵消输出极点带来的相位延迟很多LDO会利用输出电容的ESR产生一个零点。ESR零点频率大约是1/(2π×ESR×COUT)。如果ESR太大零点引入得过低可能反而影响增益和噪声如果ESR太小零点跑到高频去又补偿不了输出极点。这就解释了为什么很多LDO规格书上会标注“建议使用等效串联电阻在一定范围内的钽电容或陶瓷电容”。笔试中常见的陷阱是题目给了一个极低ESR的MLCC陶瓷电容让你判断稳定性。要注意低ESR陶瓷电容的ESR零点很高如果不能依赖它补偿就应当有额外的内部补偿这是无片外电容LDO的核心思路。负载本身也对环路有影响。输出极点位置随负载变化如果负载电流上限很高输出级在重载下极点很高而EA输出端的内部极点可能变成主极点这时要靠内部补偿把EA极点压得很低。很多笔试让画波特图或判断相位裕度本质上都是在考这个动态极点变化。2.5 典型PMOS LDO的信号流一句话版如果要在5秒内在脑中还原经典PMOS LDO我会按这个信号流走一遍VREF接EA反相端或同相端反馈采样接另一端EA输出接PMOS栅极PMOS源极接VIN漏极接VOUTVOUT通过R1、R2分压反馈回EAVOUT输出节点接COUT和负载。整个环路必须构成负反馈也就是VOUT上升时分压点上升EA输出应当把PMOS栅极往上拉、关断PMOS从而把VOUT拉回来。这口决在画图和审题时都很好用先定位基准和EA极性再定位调整管源漏最后看分压和输出电容。我在给师弟师妹模拟笔试时发现凡是能把这个信号流按顺序默写出来的人LDO大题基本都能拿到80%以上的分。3. 秋招笔试题实录四类高频题目逐题拆解3.1 输出电压与静态功耗计算这种题属于送分题但每年都有人算错。我见过最典型的题目是这样的一个PMOS LDOVIN3.3VVREF0.6VR1200kΩR2100kΩ静态电流Iq50μA轻载接近开路。求VOUT和总静态功耗。先算输出电压VOUT VREF × (1 R1/R2) 0.6 × (1 200/100) 0.6 × 3 1.8V。这一问几乎没人错。第二问开始有人踩坑静态功耗到底用VIN × Iq还是VOUT × Iq或者用VIN - VOUT× Iq正确答案是VIN × Iq因为整个LDO从输入电源吸取的电流就是Iq不管中间有多少压降功耗的起点都是输入电源。算出来静态功耗 3.3V × 50μA 165μW。同样把负载也考虑进去时总输入功耗约等于VIN × (Iq ILOAD)其中有用的输出功率是VOUT × ILOAD差值是调整管和反馈网络的损耗。如果ILOAD1mA那么输入功耗3.3V × 1.05mA ≈ 3.465mW输出功率1.8V × 1mA 1.8mW效率大约52%。这种题看起来简单但把静态功耗公式记错会连带影响效率计算属于“一错错一串”的失分点。3.2 手撕NMOS LDO最小压差与电源电压范围NMOS LDO的笔试变体通常是给一组电压让你判断电路能不能正常稳压。比如NMOS源极跟随器结构VIN3.0VVOUT1.8VNMOS阈值电压VTH0.7V源极和栅极之间需要大约VGS才能导通。如果没有电荷泵栅极最大能拉到3.0V理想情况下源极最高约3.0V - VGS如果要稳住1.8V输出则需要VGSVIN-VOUT1.2V。这里VGS已经超过了VTH从电流条件来说管子在饱和区边缘但几乎没有裕量再加上NMOS源极跟随还需要一点过驱动电压实际极可能无法维持规格内输出。正确思路是先判断NMOS的栅极从哪里得到驱动。如果是EA直接驱动且EA的供电轨就是VIN那么VIN至少需要高于VOUT VGS EA自身输出压摆的空间。如果题目给了电荷泵就意味着栅极可以运到高于VIN的电压那么低压差能力就取决于电荷泵强度和调整管尺寸。这个考点的深层意思是任何LDO的“低压差”都不是无条件的。PMOS LDO的最小压差由PMOS导通电阻和负载电流决定VIN只要比VOUT高VDS(sat)就行NMOS LDO为什么很少做成极低压差就是因为它至少要留出VGS这一大笔电压除非额外加泵压电路。笔答题时把这两个结构放在一起对比分数会高很多。3.3 稳定性与相位裕度输出极点随负载跑考点公式已经比较固定了但也最容易答得逻辑混乱。题目一般这样出LDO输出极点频率约1kHzEA输出端有一个内部极点约1MHz输出电容ESR产生的零点约100kHz负载从轻载切换到重载。问输出极点往哪里移相位裕度怎么变零点是否需要调整。轻载时RLOAD很大输出极点靠近1kHz这时候它和内部1MHz极点离得远相位裕度大概率充足。重载时RLOAD变小输出极点可能跑到几十kHz甚至几百kHz离内部1MHz极点变近两个极点之间的相位裕度开始紧张。ESR零点如果放在100kHz可以给环路增加正相位但如果重载下输出极点已经跑到300kHz零点仍只有100kHz补偿效果就变弱。我建议笔试拿这类题时先画一个极点在实轴上的分布示意图输出极点P1、内部极点P2、ESR零点Z1。不看增益只看相位P1贡献-90度P2贡献接近-180度Z1把相位往回拉最终相位裕度取决于穿越频率在哪个位置。很多同学不画图直接背结论一变参数就懵。3.4 画图题画出PMOS LDO并标注关键节点画图题是很多公司的固定题型也可能和计算合并在一起。要求不需要画得很精细但关键元素不能少。我给的检查顺序是电源轨VIN、地VSS/GND、基准电压VREF、误差放大器EA、调整管、反馈R1/R2、输出VOUT、输出电容COUT和输出负载。第一次备考的人常犯一个错误把基准放在EA的输出端或者把调整管和EA输出之间的连接漏掉。基准一定接在EA的一个输入端EA的输出接调整管栅极调整管漏极接输出。另一个错误是分压电阻从输出接到EC一端后另一端直接接地这是对的但有人会把分压点接到EA的同相端或反相端后随即又接了一个到地的电阻变成两个并联支路导致分压比算错。画完后一定要把输出到地的分压路径再检查一遍。如果题目要求画NMOS LDO那么额外要标注栅极驱动电路电荷泵或更高压轨。很多同学画NMOS LDO时直接把栅极接了EA输出然后默认EA输出能超过VIN这在传统结构里是不存在的画图题里就是明显逻辑漏洞。3.5 简答题PSRR、负载调整率、线性调整率简答题看似比画图简单但阅卷人看重术语的准确性和公式。整理一张表备查很有用。指标定义核心公式或物理含义高频问点PSRR从VIN到VOUT的交流纹波抑制比PSRR(dB) 20log(ΔVIN/ΔVOUT)数值越大抑制越强低频靠环路增益抑制高频靠调整管寄生电容和环路带宽变差而下降线性调整率输入电压变化引起的输出电压变化线性调整率 ≈ ΔVOUT/ΔVIN负数表示接近理想输入变化时输出电压保持能力负载调整率负载电流变化引起的输出电压变化负载调整率 ≈ ΔVOUT/ΔILOADEA直流增益有限和调整管导通电阻导致误差笔试最常问PSRR的低频和高频区别。低频时LDO环路增益很高输入纹波通过反馈被误差放大器不断纠正所以抑制能力强高频超过环路带宽后误差放大器来不及响应电源纹波更多通过调整管的栅漏寄生电容串到输出PSRR迅速变差。这也是为什么很多高速信号链路的电源轨不能只靠LDO还要配合LC滤波或后级低噪声LDO的原因。4. 手撕LDO电路的通用分析路径三步走4.1 第一步找反馈网络定输出不管题目是画图、改错还是计算先做同一件事找反馈分压电阻和基准之间的环路。圈出R1、R2找到VFB节点写出VOUT VREF × (1R1/R2)。如果R1或R2缺失就按缺失条件分析比如R2短路则VFB直接等于VOUT此时VOUT被强制等于VREF很多LDO在这种设定下会锁死在基准电压附近无法按预期输出更高电压。这一步还要确认环路的负反馈性质。判断方法很简单假设VOUT上升看VFB是否上升再看EA输出方向再看调整管栅极变化最后看VOUT是被拉回还是继续推高。如果走一圈后VOUT上升的结论是继续上升那这个环路就是正反馈电路工作点不在稳定状态。笔试时把这个推理过程写出来比只写“负反馈”三个字靠谱得多。4.2 第二步认调整管类型定最小压差看调整管的连接关系十秒内判断是PMOS还是NMOS。PMOS LDO调整管源极接VIN漏极接VOUT控制电压是相对VIN的栅源电压正常工作时栅极电压比VIN低才能形成从源到漏的电流。NMOS LDO调整管漏极接VIN源极接VOUT控制电压是栅源电压栅极必须比VOUT高一个VGS。完成类型判断后紧接着算最小压差。对PMOSVIN_MIN ≈ VOUT VDS(sat) ILOAD × RDS(on)其中RDS(on)包含沟道调制和金属走线电阻。对NMOS源极跟随器VIN_MIN至少是VOUT VGSVGS还随负载变化。通常题目会给VTH或VGS把式子列出来就能看到为什么NMOS的低压差特性不如PMOS。4.3 第三步看环路补偿判稳定性笔试不会让你进行完整的开环仿真但会给你几个关键频率让你判断是否稳定。先找到主极点一般是输出极点或误差放大器输出极点再找次级点和零点。最常用的初判经验是如果主极点远低于穿越频率且穿越频率处的相位斜率为-20dB/dec那么相位裕度基本充足。如果穿越前已经变成-40dB/dec说明第二极点已经进入带宽相位裕度危险。ESR零点出现在第二极点之前可以改善相位让斜率恢复部分-20dB/dec。如果你看到一个题目假设输出极点与内部极点太近而零点又在很高频那回答“不稳定”并说明需要增加内部补偿或调整ESR零点频率就是正确方向。4.4 面试追问变体无片外电容LDO、数字LDO、双环LDO笔试考完经典LDO后面试官很容易追加一两个前沿变体看你是不是只背了标准答案。无片外电容LDOCapless LDO就是把输出电容省掉转而使用内部补偿技术比如在EA输出端做Miller补偿或加入零点生成电路这对稳定性设计的要求更高同时也更适合SoC内部供电因为省掉了片外电容和引脚。数字LDO则完全换了一条思路用比较器和数字控制逻辑去控制一串功率MOSFET开关通过调节导通管数量维持输出它的优势是超低压差时可以避开模拟环路的稳定性问题缺点是有量化纹波和较慢的瞬态响应。双环LDO通常是一个快环一个慢环一个管瞬态、一个管精度适合要求高PSRR和高带宽同时满足的场景。这些问题不需要你深入推导但至少要能说出和经典LDO的核心差异在哪里。我问过一些同学他们只知道名词说不出“无片外电容LDO需要内部零点生成”这种关键信息这在面试官眼里约等于没准备。4.5 各类变题的应对别被新名词带偏我把这些变体放在一起说是想强调一件事不管题目换多少次马甲分析骨架永远是“调整管类型反馈网络环路补偿”。数字LDO看着没有误差放大器但它也有比较器形成环路无片外电容LDO没有大输出电容但它仍在处理环路主极点。只要你先把经典拓扑吃透任何变体面试题都可以回到“找反馈、认调整管、看极点零点”这三步上。反过来如果一上来就死记硬背“某款芯片用了什么结构”遇到陌生变体反而容易慌。5. 笔试现场的实战经验与高频失分点5.1 时间分配与答题顺序LDO大题的理想完成时间是20到30分钟剩下时间应该留给其他题目。我建议先做计算题因为计算题最客观还有公式可套能快速拿分再做画图题画图题需要对电路结构很熟趁思路清晰时先把结构画对最后写简答题和定性分析即使时间紧张写出关键词和公式也能捞到一半分数。一定要避免在LDO的某一问上死磕到底。比如一个相位裕度计算卡住了先跳过去做后面更简单的概念题等回头再想。笔试不是高考目标是总分最大化不是单题满分。5.2 高频失分点自检清单我把常见错误整理成一个自检表每次答完LDO题可以按表扫一遍。这张表是我见过太多人犯错的总结。易错点正确做法为什么容易错EA输入极性画反VREF接一端VFB接另一端构成负反馈只记符号没推环路方向PMOS源漏接反源接VIN漏接VOUT把PMOS和NMOS连接方向套错静态功耗公式错误用VIN×Iq而不是VOUT×Iq忽略功耗是从输入电源计算的输出极点位置算错用RLOAD×COUT算注意RLOAD随负载变化把负载看成固定电阻忽略ESR零点输出电容都要考虑ESR零点除非题目明确理想电容只记ESR有害没记零点可用于补偿NMOS栅极驱动能力不足无电荷泵时栅极最多到VIN需要VGS空间把NMOS LDO当成和PMOS一样低压差5.3 后续提升路线如果你目标是模拟或电源管理岗笔试之后最好自己动手搭一个PMOS LDO哪怕只在仿真环境里。步骤很简单先选一个理想EA再接PMOS调整管、电阻分压和输出电容跑直流工作点把输出电压调到目标值然后断开环路跑环路增益和相位调补偿电容让相位裕度超过45度最后做负载瞬态仿真看输出波动和恢复时间。这样完整跑一遍以后笔试里的画图题和简答题基本不用背。如果时间紧张至少要把拉扎维相关章节的课后题做一遍特别是带源极退化电阻的电流镜、共源放大器、以及负反馈稳定性那几章。LDO题目看起来比纯运放复杂但推导主干都在这些基础内容里。5.4 一点个人建议最后说个真实经历。我当年秋招自己准备LDO时自以为拓扑都记住了结果第一次模拟笔试画PMOS LDO把PMOS的源极接到了VOUT漏极接到了VIN考官看完直接说“你这个管子只会把输出倒灌到输入”。那次之后我才老老实实在仿真环境里从零搭LDO调了一整周环路补偿。结论是LDO这类题靠背图不如靠动手。如果你能亲手见过栅极电压随负载的变化、ESR对相位裕度的影响、PSRR在高频段的下滑笔试里所有“为什么”都会变得非常自然。秋招时间再紧也值得在这道经典题上多花一晚上。

LDO电路笔试考点全解析：从拓扑结构到环路稳定性

相关推荐

C# 抽象类与接口：相同点、区别与选用建议

dblink的创建和使用

am命令启动Acitivity流程图

更多资讯

ZXing BitMatrix 位矩阵全解：一个 int 如何扛起 32 个像素的二维码生成底层逻辑

React Native 鸿蒙实战：view-shot 视图截图在 HarmonyOS 上的接入与使用

DSH Desktop 快速上手：一键安装桌面AI智能体客户端

TVS与ESD保护器件选型详解：从零理解静电、浪涌、参数计算与接口保护

离线会议纪要的硬件适配：没有独立显卡，也能本地生成纪要

全球DEM数据校验、格式选型与GIS地形分析实操

今日更新

Agent-Reach：打通大模型触达外部系统的最后一公里

深度学习图像隐写分析实战：从CNN原理到毕设源码全解析

AI赋能知识产权供需匹配：专利评估、需求挖掘与多路召回工程实践

本周精选

防幻觉智能体架构：电源硬件设计中的大模型编排与工具化实践

OpenGL面试核心考点：渲染管线、矩阵变换与性能排查全解析

全国计算机二级C语言真题PDF高效刷题指南

本月热门

我发现了一个新思路：用 Remotion + Claude Code 像写代码一样自动化生成短视频

Windows下 Codex 中 Chrome 和 Computer Use 插件不可用问题排查及解决参考方式：TaoToken 统一 Key 配置与验证

2026 大模型集体涨价：用 Python 做企业 Token 成本测算与选型避坑（附配置）

读完文章，想聊聊您的网站？