尧图网络 高端网站定制 · 原创设计
免费咨询热线
400-888-6620
免费获取方案
杰理6905A芯片引脚的设置
杰理6905A芯片只有24引脚并且大部分都已经设定好了规定好的引脚用完之后就只剩下最后几个口。IR(遥控器口)key_drv_ir.c 中 ir_key_init找到 IR_PORTC(4) (这里设置的为PC4)如果要改的话根据需求修改即可。AD(硬件按键口)key_drv_ad.c 中找到ad_table[] 数组会看到 AD_KEY_PB9这个设置即为PB9在source insight 中点击会看到其他口的设置设置为对应的即可。上面介绍了IR 以及AD 的口的设置接下来介绍单个引脚的设置这里介绍的都是以PC脚为例#define MIO_API_IO_PORT_DIR JL_PORTC-DIR //Direct 输入| 输出 ~ #define MIO_API_IO_PORT_DIE JL_PORTC-DIE //使能位 #define MIO_API_IO_PORT_OUT JL_PORTC-OUT //输出 高| 低 ~ #define MIO_API_IO_PORT_PU JL_PORTC-PU //上拉 开| 关 ~ #define MIO_API_IO_PORT_PD JL_PORTC-PD //下拉 开| 关 ~举个例子将PC5设置为输出高JL_PORTC-DIR ~BIT(5); JL_PORTC-OUT ~BIT(5); 输入低的话只需要将JL_PORTC-OUT ~BIT(5);改为JL_PORTC-OUT | BIT(5);即可。有一些引脚是两个IO口共用一个引脚比如PA3和PB13在进行设置PB13的时候必须将PA3置为高阻态。只需在mian函数的while(1)前加入 JL_PORTA-PD ~BIT(3);即可将PA3设置为高阻态。还有一种情况就是引脚和DM、DP脚共用有一次需要添加linein功能linein需要两个脚一个是linein检测另外一个是linein数据传输。刚好剩下PC3和 PA4脚而这两个脚和DM、DP共用。在dev_linein.h中将改linein检测修改为PC3具体设置如下#define AUX_IO_BIT BIT(3) #define AUX_DIR_SET (JL_PORTC-DIR | AUX_IO_BIT) #define AUX_PU_SET (JL_PORTC-PU | AUX_IO_BIT) #define AUX_IN_CHECK (JL_PORTC-IN AUX_IO_BIT)在linein.c 中将aux_dac_channel_on中修改linein数据引脚为PA4具体设置如下JL_PORTA-DIR | (BIT(4)); JL_PORTA-DIE ~(BIT(4)); JL_PORTA-PU ~(BIT(4)); JL_PORTA-PD ~(BIT(4)); //这里将PA4设置为高阻态普通IO口设置IO口的方法也如此。介绍一下将USB的DM、DP设置为高阻态的方法在sys_detect.c中将usb_2_io() 修改为如下USB_DM_PU(0); USB_DM_PD(0); USB_DM_DIR(1); //这里将DM脚设置为高阻态。
RELATED

相关推荐

Zephyr功耗管理实战:从zephyr-cn教程学习低功耗设计终极指南

Zephyr功耗管理实战:从zephyr-cn教程学习低功耗设计终极指南

Zephyr功耗管理实战:从zephyr-cn教程学习低功耗设计终极指南 【免费下载链接】zephyr-cn zephyr-cn is a collection of original work of SIG-Zephyr 项目地址: https://gitcode.com/openeuler/zephyr-cn 前往项目官网免费下载:https://ar.opene…

📅 2026/10/7 15:33:19
【FPGA实战】Verilog可控分频器设计与ModelSim仿真验证全流程

【FPGA实战】Verilog可控分频器设计与ModelSim仿真验证全流程

1. 可控分频器设计基础分频器是FPGA数字系统设计中最基础的模块之一,它的核心功能是将输入时钟信号转换为更低频率的输出信号。在实际工程中,我们经常需要根据不同的应用场景动态调整分频系数,这就是可控分频器的用武之地。先来看一个最简单的…

📅 2026/10/9 12:07:55
51单片机定时器/计数器:从结构到工作方式的深度解析

51单片机定时器/计数器:从结构到工作方式的深度解析

1. 51单片机定时器/计数器基础概念第一次接触51单片机定时器时,我盯着手册上的"增计数器"四个字发懵——这玩意儿不就是个会自己数数的电子秒表吗?后来在项目里被定时不准坑了几次才明白,它远比想象中复杂得多。定时器和计数器本质…

📅 2026/10/5 20:21:57
MORE NEWS

更多资讯

📰

拆开AI黑箱:从梯度下降到SHAP的模型可解释性实践

模型给这个账户打出 0.93 的欺诈概率,业务同学问了一句“凭什么”,会议室安静了十几秒。这是我在模型交付评审上遇到过最多的一幕:离线指标很漂亮,AUC 0.91、KS 0.48,讲得头头是道,可一旦要落到某个具体样本…

📰

从面试官视角看AI应用开发:项目实战与求职辅导的真正价值

1. 从被面到面人:两年后我才掂量出那些课程内容的分量两年前报名知乎知学堂AI应用开发课时,我心里其实在打鼓。那会儿市面上的AI课程已经多到让人审美疲劳,宣传口号一个比一个猛,"三天搞定智能体""零基础上手大模型…

📰

AI应用开发课程项目实战怎么选?从假实战识别到工程能力提升

市面上凡是叫“AI应用开发”的课程,几乎都在喊“项目实战”。什么RAG知识库问答、AI Agent工作流、大模型API应用、Python项目实战……标题一个比一个响。但你真点进去看目录,会发现很多所谓的“实战”,其实只是把官方文档的示例代码换了一层…

📰

OpenClaw部署失败排查与避坑指南

1. OpenClaw部署失败的三大典型症状每次看到开发者对着报错信息抓耳挠腮的样子,我就想起自己第一次部署OpenClaw时连续失败7次的惨痛经历。这个号称"三分钟部署"的工具,在实际操作中却让不少新手折戟沉沙。根据我在技术社区收集的237个案例&am…

📰

智算集群故障诊断实战:Benchmark、监控与根因定位体系

1. 智算集群为什么需要一套“听诊器”搞过大规模训练的人都有一个共同体会:集群规模一旦上去,故障就不再是“某台机器坏了”这么简单的事。一张卡降频、一根网线误码率偏高、一个交换机端口间歇性丢包,都可能让一个千卡任务在跑到第三天的时候…

📰

两个月AI辅助学习实战:LLM、Agent、Token与API踩坑心得

1. 两个月AI辅助学习,我到底在折腾什么先说结论:这两个月我几乎把市面上主流的LLM工具、Agent框架、API调用方式都摸了一遍,从最开始只会对着聊天框敲问题,到后来自己搭Agent、调API、算Token、排查401和403报错,踩过的…

TODAY

今日更新

THIS WEEK

本周精选

THIS MONTH

本月热门

读完文章,想聊聊您的网站?

告诉我们您的行业与需求,资深顾问一对一梳理方案与报价,全程免费。

📞 💬