杰理6905A芯片引脚的设置-北京尧图网络

杰理6905A芯片只有24引脚并且大部分都已经设定好了规定好的引脚用完之后就只剩下最后几个口。IR(遥控器口)key_drv_ir.c 中 ir_key_init找到 IR_PORTC(4) (这里设置的为PC4)如果要改的话根据需求修改即可。AD(硬件按键口)key_drv_ad.c 中找到ad_table[] 数组会看到 AD_KEY_PB9这个设置即为PB9在source insight 中点击会看到其他口的设置设置为对应的即可。上面介绍了IR 以及AD 的口的设置接下来介绍单个引脚的设置这里介绍的都是以PC脚为例#define MIO_API_IO_PORT_DIR JL_PORTC-DIR //Direct 输入| 输出 ~ #define MIO_API_IO_PORT_DIE JL_PORTC-DIE //使能位 #define MIO_API_IO_PORT_OUT JL_PORTC-OUT //输出高| 低 ~ #define MIO_API_IO_PORT_PU JL_PORTC-PU //上拉开| 关 ~ #define MIO_API_IO_PORT_PD JL_PORTC-PD //下拉开| 关 ~举个例子将PC5设置为输出高JL_PORTC-DIR ~BIT(5); JL_PORTC-OUT ~BIT(5); 输入低的话只需要将JL_PORTC-OUT ~BIT(5);改为JL_PORTC-OUT | BIT(5);即可。有一些引脚是两个IO口共用一个引脚比如PA3和PB13在进行设置PB13的时候必须将PA3置为高阻态。只需在mian函数的while(1)前加入 JL_PORTA-PD ~BIT(3);即可将PA3设置为高阻态。还有一种情况就是引脚和DM、DP脚共用有一次需要添加linein功能linein需要两个脚一个是linein检测另外一个是linein数据传输。刚好剩下PC3和 PA4脚而这两个脚和DM、DP共用。在dev_linein.h中将改linein检测修改为PC3具体设置如下#define AUX_IO_BIT BIT(3) #define AUX_DIR_SET (JL_PORTC-DIR | AUX_IO_BIT) #define AUX_PU_SET (JL_PORTC-PU | AUX_IO_BIT) #define AUX_IN_CHECK (JL_PORTC-IN AUX_IO_BIT)在linein.c 中将aux_dac_channel_on中修改linein数据引脚为PA4具体设置如下JL_PORTA-DIR | (BIT(4)); JL_PORTA-DIE ~(BIT(4)); JL_PORTA-PU ~(BIT(4)); JL_PORTA-PD ~(BIT(4)); //这里将PA4设置为高阻态普通IO口设置IO口的方法也如此。介绍一下将USB的DM、DP设置为高阻态的方法在sys_detect.c中将usb_2_io() 修改为如下USB_DM_PU(0); USB_DM_PD(0); USB_DM_DIR(1); //这里将DM脚设置为高阻态。

杰理6905A芯片引脚的设置

相关推荐

Zephyr功耗管理实战：从zephyr-cn教程学习低功耗设计终极指南

【FPGA实战】Verilog可控分频器设计与ModelSim仿真验证全流程

51单片机定时器/计数器：从结构到工作方式的深度解析

更多资讯

从Android书法学习APP源码看SQLite、自定义View与笔画评分实现

基于Simulink的VSC-HVDC柔性直流输电仿真建模与调试指南

基于Qt C++的智慧农场管理系统：环境监控与二维码溯源

基于STM32的智能门禁系统程序设计：从状态机到Flash存储

MT9700FFFUBG芯片深度解析：LCD显示主控的时序、电源与架构硬核实践

降AI率工具深度测评：8款主流工具原理、效果与选型建议

今日更新

SpacetimeDB C++ 模块库实战：用 C++20 在数据库内构建 WebAssembly 模块

别踩雷！不是所有 AI 写作工具都靠谱，2026 高校认可工具精选

SSM+MySQL幼儿园管理系统源码解析：从部署到优化

本周精选

超人会飞不算本事：系统稳定依赖清晰规则与边界设计

超人VS蜘蛛侠：拆解超级IP的影响力与传播方法论

基于CNN的调制信号识别：MATLAB实现时频图分类实战

本月热门

基于YOLO的焊缝缺陷检测：从数据标注到工业部署全流程实践

分布式服务的决策记录

创业产品的首版范围

读完文章，想聊聊您的网站？