射频探针选型与S参数测量：从校准方法到PA匹配电路的特殊处理-北京尧图网络

做射频测试这么多年我有一个比较深的体会很多芯片S参数测不准大家第一反应都是怀疑矢网VNA设置错了或者线缆性能不行但实际上有相当一部分问题出在探针上。探针是被测器件和仪表之间最后一段物理链路它的接触质量、结构形式、校准方式共同决定了测量结果的可信度。这篇文章我就从实际解决过的几个案例出发把射频探针的选型逻辑、S参数测量的前置条件、校准方法选择以及芯片带PA匹配电路时测S参数的特殊处理方式一次性讲清楚。1. 选探针先想清楚应用场景从接触机制到测量可信度1.1 探针在测量链路里的真实角色很多人觉得探针就是两根金属丝把信号接出来就行。其实在射频微波频段探针远不止是一个接触点。它是一段阻抗受控的传输结构从同轴连接器开始经过探针体内的共面波导或带状线结构再到针尖与焊盘接触的界面整个路径都必须是50Ω或者系统指定阻抗否则反射就会叠加在被测器件的S参数里。我经历过一个案例同一批功放芯片在A实验室测出来低频段增益有起伏在B实验室测出来却非常平坦。两边VNA和校准件都一样最后查下来是探针类型不同。A实验室用的是普通针尖和窄间距探针接触点引入的寄生电感在高频处和芯片输入电容形成了谐振表现为S11的虚假凹陷。这就是探针在测量链路里的真实角色它不是简单的引线而是测量系统的一部分。1.2 GSG、GS、GSSG不是随便选的探针结构最常见的分类是GSG、GS和GSSG。这里的G指GroundS指Signal。GSG探针是单端S参数测量的主流选择。信号针两边各有一根地针这样高频回流电流能紧贴着信号针走回路面积小寄生电感低而且能有效抑制共面波导焊盘上的寄生模式。频率越高GSG的优势越明显。在20GHz以上我基本不会用GS探针做精确测量除非被测物本身设计就是微带形式并且有明确的地平面参考。GS探针只有信号针和一根地针结构简单针尖容易对准细间距焊盘但地回路距离信号针较远寄生电感偏大。这种探针在低频段或者对精度要求不高的快速验证场景里还够用但上到毫米波频段就非常吃亏。如果你手头芯片的焊盘只有信号和地两个pad没有专门的地-信号-地排列那也只能在GS探针和GSG探针之间做个权衡。GSSG探针主要用于差分信号测量。它在信号两侧各有一对地为信号提供回流路径适合测差分LNA、差分PA、高速SerDes收发通道这类平衡端口。需要特别提醒的是GSSG探针虽然名字里有四个接触点但测量单端S21时你没有把差分端口变成单端的转换巴伦那测出来的东西就不是直接能用的。一般需要配合差分VNA或者外接巴伦做模式变换否则结果解释起来很麻烦。1.3 间距、针尖寿命与接触条件的匹配探针针尖之间的间距叫pitch常见的有100µm、150µm、250µm也有更小的40µm、50µm。选择pitch的唯一依据是被测焊盘的实际布局需要在显微镜下量准。焊盘中心到中心的距离以及焊盘本身金的面积决定了针尖落下后能不能稳定接触。pitch选小了针尖可能同时蹭到旁边pad导致短路选大了针尖落在pad边缘接触面积不够阻抗突变明显。针尖材料也会影响测量一致性。常见的有钨针尖、铍铜针尖以及一些多层合金针尖。钨硬度高耐磨在铝焊盘或者表面有氧化层的pad上更容易刺穿氧化层但接触电阻略高而且对焊盘造成的机械损伤也更大。铍铜接触电阻低适合金焊盘和低压力接触但针尖相对软磨损快使用时间长了以后针尖形状变化会影响接触重复性。如果你的测试对象是GaAs或GaN工艺的pad表面通常比较平整压力过大反而会压坏pad下方的介质层。这时候可以选择带弹性结构的探针通过悬臂梁或者薄膜结构来控制接触压力让针尖落在pad上以后既能保证电气接触又不会把pad压出明显痕迹。在量产测试或者高低温测试里这一点尤其关键因为探针台的热膨胀会让pad位置漂移机械韧性差的探针容易在压边状态下产生间歇性接触。2. S参数测量的前置条件夹具寄生、参考面与偏置状态2.1 把测量链路拆开看探针台、线缆、转接器都有贡献S参数测量的本质是比较入射波和反射波但VNA测到的反射波里包含了从参考面到探针尖端之间所有非理想因素的贡献。同轴线缆的损耗、转接器的失配、探针自身的插入损耗都会叠加到测量结果里。所以在正式讨论探针怎么选之前我建议先把整个链路画出来VNA端口、稳幅稳相电缆phase-stable cable、探针台接口、探针、针尖接触点、焊盘、被测芯片内部走线。你要明确VNA的校准参考面在哪里是校准到电缆末端还是校准到探针尖端。如果直接把校准做在电缆末端那探针的损耗和相移就全部算进了被测器件S21会偏低S11的相位也会偏移。很多人忽略的一个点是探针台本身的寄生耦合。在片测量时探针尖端和芯片表面之间的空气间隙以及探针体与吸盘之间的电容耦合都会在高频段影响测量。所以探针台必须要有良好的接地吸盘最好选用低损耗的介质材料。对于毫米波频段探针台周围的金属物体也要尽量减少因为这些物体可能形成意外的谐振腔改变探针周围的电磁边界条件。2.2 参考平面选择与去嵌思路在片S参数测量的参考平面最理想的情况是直接定在针尖接触点上。这需要通过校准基片如ISS完成校准。校准基片上有精确已知的开路、短路、负载、直通标准图形探针压在这些标准图形上VNA就能把系统误差一直校准到针尖。但必须说清楚校准到针尖不等于校准到芯片内部。焊盘本身有寄生电容焊盘到芯片内部电路之间还有一段引线这些都属于被测器件的夹具部分。如果你的目标是芯片内部核心电路的S参数就需要做去嵌de-embedding典型做法是设计Open、Short、Thru等测试结构把焊盘和引线的寄生提取出来再从测量结果中扣除。这里我提醒一个典型的坑有时候芯片没有单独的设计去嵌结构只好把测试结果直接当芯片内部特性。对于低频电路问题不大但到了20GHz以上一个80µm×80µm的焊盘pad电容可能就有几十fF配合引线电感会让输入回损看起来比实际差很多。在汇报数据时一定要写明S参数是否包含了封装或焊盘寄生不然下游电路设计师会拿你的数据做匹配最后流片出来对不上。2.3 偏置状态与有源/无源的区别对于无源器件电阻、电容、电感、滤波器、巴伦S参数测量不依赖外部偏置VNA输出的小信号直接穿过去测量结果就是器件本征特性。但对有源电路LNA、PA、混频器内部的放大器S参数是在特定工作点下的小信号特性。晶体管在不同偏置下的输入阻抗、输出阻抗、增益都不同所以测量时必须提供正确的直流偏置。通常做法是通过Bias Tee或者探针的直流偏置通道给被测芯片供电。Bias Tee的低频端接直流源射频端走微波信号。要注意Bias Tee的频率下限和上限要与测试频段匹配如果测试频段往下低于Bias Tee的截止频率低频部分的S参数就测不准确。还有一种情况是芯片内部自带稳压电路或匹配网络外部看进去的S参数已经不是裸晶体管的特性而是带偏置网络和匹配网络共同作用后的结果。这种数据对系统级设计有用但对知道芯片内部晶体管自身性能就不够了。前后两种目的决定了你的测试方案和去嵌方案完全不同。3. 校准方法选择SOLT、LRRM、TRL各自的坑与适用场景3.1 SOLT是入门但不是万能SOLT校准名字来自Open、Short、Load、Thru四类标准件。在片测量时这些标准件做在ISS校准基片上。SOLT的原理是先用开路、短路、负载三个标准定出每个端口的系统误差项再用直通标准定出两个端口之间的跟踪误差和串扰。SOLT的优势是简单、直观、校准速度快在10GHz以下精度很不错。但它有个明显的软肋负载标准的精确性。ISS上的负载标准并不是理想的50Ω纯电阻它本身也有寄生电感和分布电容频率一高这些寄生参数会让负载标准偏离理想值从而把残余误差引入校准结果。所以我在实际项目中给同事的建议是如果被测芯片工作频率低于10GHz而且你对绝对精度的要求不是特别苛刻SOLT足够用。但如果被测频段覆盖到20GHz以上或者需要给流片提供精确的匹配设计数据我就会考虑LRRM或者TRL。3.2 LRRM如何把负载标定做准LRRMLine-Reflect-Reflect-Match是Cascade Microtech在探针测量领域推广较多的校准方法。它和SOLT最大的区别在于对负载标准不敏感。简单说LRRM不需要负载标准是理想的50Ω只要在宽频范围内它的阻抗特征已知或者能被模型描述校准算法就能把它自身的寄生部分估计出来并修正掉。这意味着同样的ISS基片用LRRM校准在微波频段的精度通常优于SOLT尤其在高频段负载真实阻抗偏离50Ω比较大的时候LRRM能明显减小S11的误差。我习惯在20GHz以上的单端S参数测量中默认使用LRRM校准时间比SOLT多不了多少但数据可靠度提升明显。使用LRRM时有几个细节要注意。一是所有标准件必须保持相同的探针间距和接触压力不能有的标准让探针压得很深有的标准只是轻轻碰到。二是反射标准Reflect可以使用开路或短路但要保证它们之间有足够明显的相位差异。三是直通标准要尽可能接近理想50Ω传输线如果直通标准存在明显的阻抗不连续校准结果会在对应频点出现波纹。3.3 TRL/自定义校准基片什么时候才划算TRLThru-Reflect-Line校准是一种基于传输线标准的校准方法它不依赖精确的50Ω负载也不需要对开路、短路标准做精确建模。它的核心思想是通过测量已知长度的直通和一段偏移线以及一个反射标准就能完全确定系统误差项。TRL的精度在宽带和毫米波频段都非常高但它的代价是标准和被测试件放在同一个平面结构上。如果你手头的芯片是微带线结构探针压上去的焊盘间距和传输线阻抗已经确定那你可以专门做一块TRL校准基片让参考平面尽可能贴近被测环境的真实电磁场分布。但我一般不推荐在通用探针测量里直接上TRL。原因很简单TRL对标准图形的质量和间距极其敏感稍微没对准或者线长设计不对就会出现校准之后S参数波形异常。日常研发测量用LRRM或SOLT已经能覆盖大部分场景TRL更适合那些对精度有极致要求、且有条件设计专门校准片的场景。3.4 校准验证和刮屑判断校准做完不是直接开测我会先做两个验证动作。第一个是再测一遍直通标准。把校准后的系统测同一个Thru标准看S21是否在0dB附近S11是否远低于-40dB。如果S11在低频段还能维持-45dB以下但高频段抬到-25dB说明校准在高频段已经不够好可能是探针压力变了也可能ISS上的探针落点不对。第二个是换个位置重新测一个独立标准比如另一个位置的Open或者Load。如果测Open得到的S11相位不是正常的接近1的变化趋势中间有周期性波纹就要怀疑探针针尖是不是碰到过脏东西或者ISS基片上有残留金属碎屑。这种刮屑问题在毫米波频段尤其致命会造成接触电阻波动最终表现为S参数的随机抖动。校准状态是动态的不是校准一次管一天。探针每扎几十次以后针尖可能会粘上pad上的碎屑或者氧化层颗粒这会改变接触电阻和寄生电感。所以我一般建议每测量30~60分钟或者每换一批样品就重新校准一次。高频毫米波测试间隔更短一些。4. 芯片自带PA匹配电路的S参数测试别把有源器件当无源网络测4.1 为什么测PA匹配电路和测无源滤波器不一样很多工程师第一次遇到芯片内部集成PA匹配网络的情况时会习惯性地想我直接测这个芯片输入输出端口的S参数不就行了吗探针一压VNA一扫出来S11、S22、S21不就算完事了。但这里有两个概念必须先分开。如果芯片上只有匹配电路没有有源晶体管参与比如一个纯无源的输入匹配网络或输出匹配网络单独做成测试结构那测S参数没有任何问题标准和普通无源器件一样。但如果芯片上PA的晶体管、偏置电路、匹配网络是连在一起的那你测到的S参数就是整个有源器件在特定偏置下的小信号特性不是匹配网络本身单独的阻抗特性。更进一步说PA在工作时通常工作在大信号状态。S参数是小信号参数严格意义上只描述器件在线性工作点附近的响应。PA的输出匹配网络在设计时就是为了让晶体管在某个大信号输出功率下达到最佳功率和效率不是为了让50Ω系统在-30dBm的小信号激励下看到理想回损。所以你在小信号S参数里看到的S22和PA在实际大信号工作时的输出阻抗可能完全不同。4.2 偏置和稳定条件先确认再谈S参数面对带PA匹配电路的芯片我的第一条铁律是上探针之前先把直流偏置方案理清楚。PA至少需要一个或者多个漏极/集电极供电可能还要栅极/基极供电。必须确认探针的直流通道能不能承受对应电流Bias Tee的频率范围和耐流能力是否满足以及需要几个电源通道。然后是稳定性问题。PA本身是有增益的器件如果在测量过程中偏置引线产生了低频寄生振荡或者PA在全频段内存在潜在的不稳定VNA的小信号激励就可能激发振荡。一旦振荡发生S参数测量结果会变得非常怪异S21可能出现尖峰S11可能出现剧烈回环。我在实验室里遇到过不止一次数据看起来像是芯片自激了但芯片拿下来单独看又没问题最终定位是偏置线上缺了一个去耦电容导致低频环路增益过高。所以在正式测S参数前我会先给芯片上电用示波器观察供电电流是否稳定然后把VNA功率设到比较低的电平比如-30dBm甚至更低先扫一个宽频段看看有没有异常的谐振峰。如果发现异常先解决稳定性和偏置去耦问题再谈正式测量。4.3 大信号与小信号的陷阱VNA功率该设多少VNA本身输出功率可以调整。对于有源PA输入信号幅度非常关键如果激励功率太高PA进入压缩区S21会明显下降S11也会随功率变化这时候你测出来的小信号S参数其实已经是大信号响应了。如果激励功率太低又可能低于VNA接收机的底噪测出来的S21噪声很大尤其在宽带频率范围。我的做法是先用VNA扫描功率找到S21几乎不随输入功率变化的最大功率点然后回退3~5dB作为测试功率。对于高增益PA即便VNA端口功率在-20dBm到了PA输入端也可能被前置驱动放大器放大后变得很危险所以在输入端之前如果有其他放大链路要格外小心。另外还有一个容易被忽视的问题输出侧的功率回灌。PA的输出信号如果比较大经过探针和电缆反射回VNA端口可能会损坏VNA的接收机。现在大多数VNA都有端口功率保护和限幅器但在测试高输出功率PA时我建议在输出端口外加衰减器或者限幅器确保反射信号功率在安全范围内。因为PA输出匹配电路是按负载牵引设计的输出端口的回损S22并不代表真实最佳负载阻抗。我曾经给一个5G功率放大器芯片做测试小信号S22看起来非常不理想Smith圆图上甚至落在某个尴尬的低阻抗区域但用负载牵引系统扫出来最佳功率负载点反而在S22对偶位置附近。原因就是PA输出级内阻与最佳负载之间经过了匹配网络变换五十欧姆系统下的小信号S22和分析目标不是一回事。如果非要给PA芯片测一个端口S参数用于系统链路预算那也可以测但必须在报告中明确写明这是特定偏置、特定小信号功率、50Ω系统下的稳定小信号S参数不能把它当成PA在大信号工作时的阻抗数据。针对大信号阻抗正确的工具是负载牵引Load-Pull或者源牵引Source-Pull。4.4 没有探针直接测时的间接方法并不是所有芯片都方便用探针台直接测试。有些PA芯片已经封装在模组里或者芯片焊盘间距和现有探针pitch不匹配。这时候可以退而求其次使用PCB夹具测试再结合去嵌技术获取芯片端口参数。常用的做法是在PCB上预留射频走线将芯片焊接到夹具上然后测量夹具板级S参数。再用专门的去嵌结构比如Open和Short测试轨把PCB走线的寄生损耗和相移扣除。这个方案的难点在于PCB走线的一致性以及芯片贴装焊接的寄生参数。对于频段不高的应用比如6GHz以下效果还不错。到毫米波频段PCB夹具的重复性会变得很差焊锡厚度、地过孔位置都会导致误差这时更能体现探针台直接测量的价值。还有一种思路是针对匹配电路本身做无源验证在晶圆上单独设计一个与PA的匹配网络完全相同的无源测试结构探针直接压在这组匹配网络两端测S参数。这样测出来的结果就是匹配网络自身的阻抗和插损不包含晶体管的影响。这套方法在工艺开发阶段特别有用可以帮助确认匹配网络中的电感Q值、电容密度、传输线相位是否达到设计值。它的注意点是测试结构必须复现PA内部走线的周围环境包括底层地平面、周围金属密度、介质厚度不然测出来的匹配特性和真实片上PA内部的情况会有偏差。5. 探针维护、故障排查与数据可重复性5.1 探针针尖清理与磨损管理探针用的时间长了针尖会沾上焊盘上的一些金属碎屑、光刻胶残留甚至是氧化层碎片。这些东西会在针尖表面形成一层绝缘或半绝缘的污染接触电阻变大最终表现为S参数的随机性增大和低频噪声抬升。我每次开始一组测试之前会让探针在专用的清洁基片或者清洁pad上轻轻蹭几下。这个清洁pad表面有精细的研磨颗粒比芯片pad略硬能把针尖侧面和尖端粘附的脏东西去掉。动作要轻不能横向大力刮不然针尖尖端会迅速磨损形状一旦变化接触面积和接触压力全变了。针尖磨损带来的标志性现象是同一片芯片同一套校准隔一个小时再测发现S11在同一个频点上出现了微小但明显的漂移。如果你测量一组芯片的数据前几片和后几片之间趋势一致只是有小幅度的值偏移那就要警惕是不是探针针尖磨损了。高频探针的针尖寿命有限。不要以为一根探针能无限用尤其是铍铜针尖在反复接触金焊盘后尖端会逐渐变钝接触点从理想的圆弧变成一个小平面。对于毫米波频段哪怕针尖形状变化只有零点几微米接触电感就可能发生可观的变化。我通常会在发现针尖磨损迹象后及时更换探针而不是让它继续凑合着测。5.2 接触异常如何排查接触上的问题有时候很隐蔽。比如探针压上了pad但实际只有针尖的一小块边缘接触到了pad边缘看起来在显微镜下压到了电气上却是半接触状态。这种情况在S参数上表现出来的是低频S21忽高忽低或者S11在低频段明显偏离预期。我排查接触问题的思路是按顺序检索先看显微镜下的落点位置针尖中心是否落在pad正中针尖是否产生了预期弯曲。再听探针台接触的音调很多有经验的工程师可以通过声音判断压力是否合适。然后用直流测试挡测量探针到地之间的电阻看是否小于几十毫欧。最后可以在VNA上观察低频段的S11是否平稳如果低频S11不断跳动多半就是接触不稳。如果只是偶尔出现接触不良可能是pad表面有颗粒物如果每次都在同一个位置出问题就要检查是不是pad上有没有设计好的金属阻挡层或者污物。GaAs工艺的pad和CMOS工艺的pad表面状况很不一样后者更容易残留有机污染物需要用更高的接触压力来保证刺穿氧化物。5.3 可重复性检查从单次测量到量产可信度关于可重复性我给自己定了一个比较简单的标准同一片芯片在不重新对准、不重新校准的情况下连测三条S参数曲线S11和S22的幅度差异应该在零点几dB以内相位差异不超过几度。如果达不到先检查接触稳定性。第二次重测时重新拔起探针再落下差异略微变大是正常的因为落点位置每次都会有微小偏差。如果要比较两个不同芯片的数据必须保证两次测试中的探针状态类似。最好是中间重新校准一次并且记录探针接触次数。很多芯片设计团队做设计验证时没有这个意识拿第一天测的数据和两周后测的数据直接对比中间换了探针、换了校准方式甚至换了测试工程师结果数据差异完全无法解释。还有一点我认为值得强调环境的温度和湿度对高频S参数的影响比很多人想象的要大。吸盘温度变化会让芯片和校准基片发生形变影响探针落点湿度变化会引起探针针尖表面的水膜改变接触界面的射频阻抗。如果做高低温S参数测试一定要保证在校准和测量时温度已经稳定不能一边升温一边校。结尾一点个人体会最后说点实际的。探针选择没有一套放之四海而皆准的固定答案关键是回到你测量的目的是给系统级设计提供芯片端口数据还是给工艺开发提供器件本征特性还是为PA的大信号匹配找参考。目的不同探针结构、校准方式和数据处理方式全都不同。我现在设计测试方案时第一步永远是画链路、定义参考面、明确测出来的数据到底代表什么而不是先想用哪个品牌的探针。想清楚之后再选探针你会发现选型这件事其实很自然因为所有参数都是被应用反推出来的。

射频探针选型与S参数测量：从校准方法到PA匹配电路的特殊处理

相关推荐

ESP32-C3-MINI-1 PCB天线设计：射频物理约束与实测优化指南

复刻磁带随身听：LAG668+CXA1552M杜比降噪与自动倒带实战解析

物理签核四大挑战：IR Drop、EM、Noise与Antenna的实战修复指南

更多资讯

《WiFi 嵌入式物联网开发全套实战》| 第 30 章 WiFi 抗干扰、抗闪断、网络抖动过滤量产策略

test-fixing - SKILL

MD4算法的各种密码分析方法全面盘点

【HarmonyOS 7新能力｜084】闪控窗性能验证：设计可复现的指标与测试清单

【SRC】EDU实战篇9：SQL注入合规验证与人工精准探测技巧

Parabolic 视频下载工具：开源免费的 yt-dlp 图形界面，粘贴链接三步完成首次下载

今日更新

Multisim仿真NE555 PWM控制器：从搭电路到调占空比全流程

S32K312 AUTOSAR BSW开发实战：从配置踩坑到烧录交付

双目视觉三维人脸重建：从视差图到点云粗配准全流程解析

本周精选

CMOS设计三大物理效应：体效应、沟道长度调制与亚阈值导电

微信小程序在线阅读毕设全解析：Java后端+MySQL+避坑实战

Android音频问题五层分析法：从App到Codec的系统化诊断

本月热门

我发现了一个新思路：用 Remotion + Claude Code 像写代码一样自动化生成短视频

Windows下 Codex 中 Chrome 和 Computer Use 插件不可用问题排查及解决参考方式：TaoToken 统一 Key 配置与验证

2026 大模型集体涨价：用 Python 做企业 Token 成本测算与选型避坑（附配置）

读完文章，想聊聊您的网站？