归一化SOGI-PLL的PI控制器参数设计-北京尧图网络

一、SOGI-PLL结构与归一化典型SOGI-PLL或DSOGI-PLL的锁相环部分是一个SRF-PLL如下图所示归一化指输入电压幅值已归一化到1pu或稳定在固定幅值V_m这样PLL的增益不随电网电压波动而变化。归一化通常由SOGI输出幅值实现。二、小信号模型稳态时v_q ≈ 0 d轴对齐电网电压矢量线性化后满足如下公式归一化后 V_m 1 pu 所以PI控制器满足如下数学模型被控对象积分器 s - θ基于上述数学公式可得开环传递函数这是一个典型II型系统双积分其闭环特征方程三、用阻尼比自然频率设计最常用设期望阻尼比和自然频率_n与特征方程对比四、设计步骤1. 第一步选择PLL带宽 f_bw即_n / 2应用场景推荐带宽理由并网逆变器强电网20~50 Hz快速跟踪相位满足低电压穿越要求并网逆变器弱电网10~20 Hz避免与电网阻抗耦合电动机驱动50~100 Hz对电网相位精度要求低继电保护/计量5~10 Hz要求极低谐波不追求速度2. 第二步选择阻尼比可取范围 0.5 ~ 1.0小响应快但超调大大过冲小但慢3. 第三步计算参数其中五、典型数值算例以并网逆变器f_bw 20 Hz 为例子以 f_bw 50 Hz 为例子强电网快速跟踪六、汇总表归一化后 0.707目标带宽 f_bw (Hz)ω_n (rad/s)K_pK_i10%~90% 上升时间531.444.4990~140 ms1062.888.93948~70 ms20125.7177.715791~35 ms50314.2444.398696~14 ms100628.3888.6394784~7 ms七、工程整定要点1.ω₀ 前馈PI 输出是频率偏差 Δω实际输出频率ω̂ PI 输出 ω₀ω₀314.16积分器不需要从零开始追踪 314 rad/s大大加快启动速度。2. 输出限幅PI 积分项和输出 ω̂ 应限幅在[0.5ω₀, 1.5ω₀]或更窄防止启动或故障时跑飞。3. SOGI ω_i 反馈SOGI 谐振频率 ω_i ω̂PLL 输出构成 SOGI 内环与 PLL 外环的双闭环。设计 PLL 带宽时需保证PLL 带宽 SOGI 带宽SOGI 带宽 ≈ kω₀/2k√2 时约 222 rad/s ≈ 35 Hz否则内外环耦合振荡。建议 PLL 带宽取 SOGI 带宽的 0.3~0.5 倍。4.离散化数字化时用后向欧拉s→(1−z−1)/Ts或 Tustin 离散Tustin 精度更高。离散增量式便于限幅 PI5.抗积分饱和限幅动作时必须冻结积分项否则恢复时产生反向冲击。6. 实测验证先用开环阶跃给 θ̂ 一个突变看 v_q 收敛速度调整 K_p/K_i 使超调 10%、调节时间满足要求。

归一化SOGI-PLL的PI控制器参数设计

相关推荐

从010 Editor到mermaid：深入解析各种“editor”的技术本质与应用

Opencode：面向工程师的本地化AI编程智能体平台

一个“editor”关键词背后的十种需求，编辑器该怎么选？

更多资讯

六种DPWM不连续调制策略全解析：原理、Simulink建模与效率对比

中小零售数字化加速，库存管理正走向全渠道协同

企业食堂结算方案选型：饭卡、扫码、刷脸、聚合支付六维度对比

物业缴费系统选型，别只看能不能收款：四家方案六维度对比

PCB实验室检测仪器选型指南：从显微观察到电气测试的避坑实战

PySpark调用大模型全指南：从UDF到mapPartitions并发实践

今日更新

基于高阶循环谱的MPSK载波频率估计与MATLAB实现

MiniPdf方：.NET开源Office转PDF的高效解决方案

Solon AI v3.10：Java全栈智能体开发框架解析

本周精选

AI驱动的自动化专利分析平台技术解析

LeetCode-Go 题解：1252. Cells with Odd Values in a Matrix（奇数值单元格计数）双解法剖析

在线答疑系统Java毕设实战：Spring Boot前后端分离与状态流转

本月热门

基于YOLO的焊缝缺陷检测：从数据标注到工业部署全流程实践

分布式服务的决策记录

创业产品的首版范围

读完文章，想聊聊您的网站？